多晶硅电阻器结构及其制造方法、多晶硅电阻器技术

一种多晶硅电阻器结构及其制造方法、多晶硅电阻器。多晶硅电阻器结构制造方法包括：在硅片中形成隔离区；在隔离区上形成第一多晶硅层的侧壁及第一多晶硅层；在第一多晶硅层上形成隔离物及第二多晶硅层，其中所述隔离物与第二多晶硅层不完全覆盖第一多晶硅层的两端；在第二多晶硅层上形成隔离物及第三多晶硅层，其中所述隔离物与第三多晶硅层不完全覆盖第一多晶硅层的两端，且不完全覆盖的第二多晶硅层的两端；以第三多晶硅层为掩膜进行离子注入；利用金属布线连接处于第一多晶硅层两端暴露端和第二多晶硅层两端暴露端；第一多晶硅层所形成的电阻与第二多晶硅层所形成的电阻通过串联电连接以得到更大的电阻值。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种多晶硅电阻器结构及其制造方法。
技术介绍
在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的N型或P型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层(salicide block layer, SAB)作为一个额外的掩膜以用于保护娃片表面,在其保护下,娃片不与其它 Ti,Co之类的金属形成不期望的金属硅化物，即需要增加一道光刻步骤。具体地说，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者P型掺杂的多晶硅是通过在逻辑多晶硅 (本身是无掺杂的)上，进行N型离子注入(通常是高浓度的硼(B)离子注入)或P型离子注入(通常是高浓度的磷(P)离子注入)而形成，它们都需要硅化物阻止层作为光罩。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是η型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。中国专利申请CN 102214560Α提出了一种利用存储多晶硅MPOL形成多晶硅电阻器的方案，但是存储多晶硅MPOL的最小宽度不能做得很小，由此限制了所制成的多晶硅电阻器的阻值大小，当需要较大阻值的多晶硅电阻器时，需要很长的存储多晶硅条来实现大电阻，因此不利于节省芯片面积。因此，希望能够提出一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大存储多晶硅电阻率的简化多晶硅电阻器结构制造方案。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大多晶硅电阻率的简化的多晶硅电阻器结构制造方法以及相应的多晶硅电阻器结构。为了实现上述技术目的，根据本专利技术的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括第一步骤，用于在硅片中形成隔离区；第二步骤，用于在隔离区上形成第一多晶硅层的侧壁以及第一多晶硅层；第三步骤，用于在第一多晶硅层上形成隔离物； 第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；第五步骤，用于在所述第二多晶硅层上形成隔离物及第三多晶硅层，其中所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；第六步骤，用于以第三多晶硅层为掩膜进行离子注入，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶娃层的未暴露的部分的表面不形成金属娃化物，并且在第二多晶娃层的暴露的两端的表面形成金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物；以及第七步骤，用于利用金属布线连接处于第一多晶硅层的两端的暴露端和第二多晶硅层的两端的暴露端；第一多晶硅层与第二多晶硅层所形成的叠层电阻结构利用电连接位于同一方向的第一、第二多晶硅层的金属硅化物端，通过串联的方式电连接以得到更大的电阻值。优选地，所述第一多晶硅层是利用自对准非挥发存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的。优选地，第一多晶硅层的侧壁是利用自对准非挥发存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。优选地，所述第二多晶硅层是利用自对准非挥发存储器的字线多晶硅层的生产步骤制造出来的；第一、第二多晶硅层之间的隔离物是自对准非挥发存储器的字线与浮栅隔离层过程形成的。优选地，所述第三多晶硅层是利用自对准非挥发存储器周边电路M OS晶体管单元的栅极多晶硅层的生产步骤制造出来的；第二、第三多晶硅层之间的隔离物是栅极氧化层过程形成的。优选地，制成的半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定。第二、第三多晶硅层的形状由其各自的光罩图形决定。根据本专利技术的第二方面，提供了一种多晶硅电阻器结构，其包括在硅片中形成的隔离区、在隔离区上形成的第一多晶硅层及其侧壁、在第一多晶硅层上形成的隔离物、在隔离物上形成的第二多晶硅层、以及在所述第二多晶硅层上形成的隔离物及第三多晶硅层； 其中，第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端； 所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；其中，在第一多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物；并且，在第二多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属娃化物。优选地，所述第二多晶硅层为自对准非挥发存储器的字线多晶硅层。优选地，所述第三多晶硅层自对准非挥发存储器周边电路MOS晶体管单元的栅极多晶娃层。优选地，半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定。第二、第三多晶硅层的形状由其各自的光罩图形决定。根据本专利技术的第二方面，提供了一种通过将多个根据本专利技术的第二方面所述的多晶硅电阻器结构进行电连接串联而得到的多晶硅电阻器，其中，多个多晶硅电阻器结构的第三多晶硅层作为覆盖层整体覆盖所述多个多晶硅电阻电阻器结构的形成电阻的非金属硅化物部分。在本专利技术中，第三多晶硅层起到了保护下面的第一多晶硅层和第二多晶硅层不形成金属硅化物的作用，由此起到了与硅化物阻止层相同的功能；所以，本专利技术实施例有利地通过利用第三多晶硅层作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。并且，上述步骤可整合在自对准非挥发存储器电路制造的各个步骤中，无需增加新的步骤。此外，与现有技术中利用字线多晶硅层形成多晶硅电阻器的方案相比，第一多晶硅层所构成的电阻部分与第二多晶硅层所构成的电阻部分通过暴露端的连接而串联，由此形成了最终的半导体电阻器，所以有效地在不增大器件或芯片面积的情况下增大了半导体电阻器的电阻值。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术本文档来自技高网...

【技术保护点】
一种多晶硅电阻器结构制造方法，其特征在于包括：第一步骤，用于在硅片中形成隔离区；第二步骤，用于在隔离区上形成第一多晶硅层的侧壁以及第一多晶硅层；第三步骤，用于在第一多晶硅层上形成隔离物；第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；第五步骤，用于在所述第二多晶硅层上形成隔离物及第三多晶硅层，其中所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端；第六步骤，用于以第三多晶硅层为掩膜进行离子注入，金属硅化物形成过程，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物，并且在第二多晶硅层的暴露的两端的表面形成金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物；以及第七步骤，用于利用金属布线连接处于第一多晶硅层的两端的暴露端和第二多晶硅层的两端的暴露端；第一多晶硅层与第二多晶硅层所形成的叠层电阻结构利用电连接位于同一方向的第一、第二多晶硅层的金属硅化物端，通过串联的方式电连接以得到更大的电阻值。...

【技术特征摘要】

【专利技术属性】
技术研发人员：江红，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：