本发明专利技术公开了一种在铜制程MIM电容工艺中采用对准标记的方法，其属于集成电路制造技术，具体包括：用光刻胶打开前工艺层次的对准标记并用该光刻胶挡住其他区域；进行蚀刻工艺并留下铜；淀积MIM电容层，将留下的铜作为光刻对准标记；上述技术方案的有益效果是：提高了芯片空间的利用率，节省了芯片资源；采用低等级的掩膜版，降低了掩膜版的成本；减少了增加氮化硅这道工艺，降低了工艺成本。
【技术实现步骤摘要】
本专利技术涉及集成电路制造技术，尤其涉及一种在铜制程MIM电容工艺中采用对准标记的方法。
技术介绍
随着集成电路技术的不断缩微，目前主流的集成电路制造已经进入了 65nm甚至更小的阶段。随着线宽的减小和成本的增加，芯片上的空间也变得寸土寸金。怎样减少芯片切割道所占用的芯片空间以增加半导体器件的摆放空间以及降低成本已成为了业界研究的主要课题之一。目前业界在铜制程MIM (Metal Injection Molding,金属注射成形)电容工艺中都会有三个工艺层次对准标记层(alignment mark layer);上基板层和下基板层。如图I所示，其中对准标记层是在芯片切割道上做出用于上基板层和下基板层光刻对准的标记(alignment mark)。上基板层和下基板层的作用是做出整个MIM电容器件。由于对准标记层需要做出新的对准标记供上基板层和下基板层使用，所以也占用了相应的切割道空间。如果不使用对准标记层就会造成如图2所示，由于MIM电容层中有一层铝(AL)导致不透光并且没有高度差，从而导致上基板层和下基板层没有光刻对准用的对准标记。目前业界的做法是O如图3所示，在氮化硅层上用光刻胶做出对准标记2)如图4所示，用蚀刻在氮化硅层上做出对准标记并去除光刻胶3)如图5所示，淀积MIM电容层，由于淀积MIM电容层后对准标记仍有高度差，所以可以用来做上基板层和下基板层光刻的对准标记。
技术实现思路
根据现有技术中存在的缺陷，现提供一种在铜制程MM电容工艺中采用对准标记的方法，具体包括一种在铜制程MM电容工艺中采用对准标记的方法，所述铜制程MM电容工艺包括三个工艺层次对准标记层、上基板层和下基板层；所述上基板层和所述下基板层用于做出整个MIM电容器件，所述对准标记层用于做出供所述上基板层和所述下基板层使用的对准标记；所述对准标记层上还包括金属介电层；其中，具体步骤包括步骤a，开始MM电容工艺，将所述MM电容工艺分为三个工艺层次对准标记层、上基板层和下基板层，所述对准标记层上还包括一个金属介电层作为所述对准标记层的前工艺层次；步骤b，用光刻胶打开所述对准标记层的前工艺层次的对准标记，所述光刻胶挡住所述前工艺层次上除所述对准标记的其他区域；步骤C，进行蚀刻工艺，所述前工艺层次会被蚀刻掉，只留下铜部分，所述铜部分即为需要的对准标记；步骤d，淀积所述上基板层和所述下基板层。优选的，该在铜制程MM电容工艺中采用对准标记的方法，其特征在于，所述上基板层和所述下基板层共同构成MIM电容层。优选的，该在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所述步骤d中，在淀积所述上基板层和所述下基板层之后，所述对准标记存在高度差，即所述对准标记作为所述上基板层和所述下基板层光刻时的对准标记。上述技术方案的有益效果是1)由于利用前工艺层次的对准标记，所以节省了原本对准标记层所用的空间，提高了芯片空间的利用率，节省有限的芯片资源；2)本专利技术的对准标记掩膜版只需要打开前工艺层次的大块对准标记，所以本专利技术的对准标记掩膜版由于对掩膜版精度要求更低所以可以采用更低等级的掩膜版，这样可以降低掩膜版的成本；3)本专利技术利用前工艺层次的对准标记所以无需淀积一层氮化硅层用来制作新的对准标记，这样可以减少一道工艺，降低工艺成本。附图说明图I是现有技术中MIM电容工艺的工艺层次示意图2是现有技术中不采用对准标记的示意图3-5是现有技术中采用对准标记的工艺示意图6-8是本专利技术的实施例中采用对准标记的工艺示意图。其中I是金属介电层，2是MM电容层上方的氮化硅层，3是光刻胶，4是MM电容层(包括上基板层和下基板层)，5是铜。具体实施例方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术的一个实施例的具体构造与现有技术类似，如图I所示，分为三个工艺层次对准标记层、上基板层和下基板层，其中对准标记层上还包括一个金属介电层(未示出)作为前工艺层次；该对准标记层是在芯片切割道上做出用于上基板层和下基板层光刻对准的标记；上基板层和下基板层的作用是做出整个MM电容器件，因此上基板层和下基板层共同构成MIM电容层；本专利技术的实施例中，由于不需要新制作对准标记，因此无需淀积一层氮化娃层。具体步骤包括如图6所示，用光刻胶打开前工艺层次(在本实施例中即指金属介电层)的对准标记，并用光刻胶挡住除该对准标记之外的其他区域；如图7所示，进行蚀刻工艺，由于蚀刻对于金属介电层和铜有很高的蚀刻选择比，因此在蚀刻时，金属介电层部分被完全蚀刻掉，并留下铜部分；如图8所示，淀积MIM电容层，由于淀积MIM电容层后，由于留下了铜部分，对准标记仍存在一定的高度差(即图8中的沟槽部分)，因此该铜部分也可以用来作为上基板层和下基板层的光刻对准标记。由于本专利技术的实施例中，利用了前工艺层次的对准标记，所以节省了原本对准标记层所占用的相应切割道空间，提高了芯片空间的利用率，节省了有限的芯片资源；相对于现有技术中新增加一层对准标记而言，本专利技术的实施例中由于不需要新增对准标记，所以无需淀积一层氮化硅，节省了一道工艺，降低了工艺成本。以上所述仅为本专利技术较佳的实施例，并非因此限制本专利技术的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本专利技术说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本专利技术的保护范围内。权利要求1.一种在铜制程MM电容工艺中采用对准标记的方法，所述铜制程MM电容工艺包括三个工艺层次对准标记层、上基板层和下基板层；所述上基板层和所述下基板层用于做出整个MIM电容器件，所述对准标记层用于做出供所述上基板层和所述下基板层使用的对准标记；所述对准标记层上还包括金属介电层；其特征在于，具体步骤包括步骤a，开始MM电容工艺，将所述MM电容工艺分为三个工艺层次对准标记层、上基板层和下基板层，所述对准标记层上还包括一个金属介电层作为所述对准标记层的前工艺层次；步骤b，用光刻胶打开所述对准标记层的前工艺层次的对准标记，所述光刻胶挡住所述前工艺层次上除所述对准标记的其他区域；步骤C，进行蚀刻工艺，所述前工艺层次会被蚀刻掉，只留下铜部分，所述铜部分即为需要的对准标记；步骤d，淀积所述上基板层和所述下基板层。2.如权利要求I所述的在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所述上基板层和所述下基板层共同构成MM电容层。3.如权利要求I所述的在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所述步骤d中，在淀积所述上基板层和所述下基板层之后，所述对准标记存在高度差，即所述对准标记作为所述上基板层和所述下基板层光刻时的对准标记。全文摘要本专利技术公开了一种在铜制程MIM电容工艺中采用对准标记的方法，其属于集成电路制造技术，具体包括用光刻胶打开前工艺层次的对准标记并用该光刻胶挡住其他区域；进行蚀刻工艺并留下铜；淀积MIM电容层，将留下的铜作为光刻对准标记；上述技术方案的有益效果是提高了芯片空间的利用率，节省了芯片资源；采用低等级的掩膜版，降低了掩膜版的成本；减少了增加氮化硅这道工艺，降低了工艺成本。文档编号H01L23/544GK102938364SQ20121043246公开日2013年2月20日 申请日期2012年11月2日 优先权日201本文档来自技高网...
【技术保护点】
一种在铜制程MIM电容工艺中采用对准标记的方法，所述铜制程MIM电容工艺包括三个工艺层次：对准标记层、上基板层和下基板层；所述上基板层和所述下基板层用于做出整个MIM电容器件，所述对准标记层用于做出供所述上基板层和所述下基板层使用的对准标记；所述对准标记层上还包括金属介电层；其特征在于，具体步骤包括：步骤a，开始MIM电容工艺，将所述MIM电容工艺分为三个工艺层次：对准标记层、上基板层和下基板层，所述对准标记层上还包括一个金属介电层作为所述对准标记层的前工艺层次；步骤b，用光刻胶打开所述对准标记层的前工艺层次的对准标记，所述光刻胶挡住所述前工艺层次上除所述对准标记的其他区域；步骤c，进行蚀刻工艺，所述前工艺层次会被蚀刻掉，只留下铜部分，所述铜部分即为需要的对准标记；步骤d，淀积所述上基板层和所述下基板层。
【技术特征摘要】
【专利技术属性】
技术研发人员：郑海昌，朱骏，张旭昇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。