一种抗辐射加固浅槽隔离结构形成方法技术

本发明专利技术的目的在于提供抗辐射加固浅槽隔离结构形成方法，包括在半导体衬底上通过刻蚀形成沟槽；在沟槽中淀积一定厚度的牺牲层；刻蚀去除沟槽底部的牺牲层；在沟槽中淀积填充二氧化硅；通过湿法腐蚀选择去除牺牲层，形成空气间隙层。本发明专利技术可提供一种降低制造成本、提高器件及电路可靠性，解决了由于辐射所引起泄漏电流增大问题的一种抗辐射加固浅槽隔离结构形成方法。

【技术实现步骤摘要】

本专利技术涉及一种浅槽隔离结构的形成方法，特别是涉及一种具有空气间隙的抗辐射加固浅槽隔离结构形成方法。
技术介绍
随着半导体工业的进步，集成电路朝着更微小尺寸及更快的运算速度发展。当集成电路的尺寸日趋微小化之际，如何有效的进行元件的隔离，是集成电路发展重要的关键。元件隔离结构一般是用来防止可移动的载流子从一个半导体元件经由基底流动到外围的元件。一般元件隔离结构是利用硅的区域氧化(LOCOS)技术在半导体基底上形成一层延伸的厚氧化硅层，以获得低成本且高度稳定的元件隔离结构。然而，以LOCOS方式形成的隔离结构会造成许多的问题，包括可能产生的内部应力、在场氧化层周围造成鸟嘴侵蚀等。特别是，当元件缩小时，鸟嘴侵蚀区域将相对地变大，使得LOCOS结构产生了尺寸上的瓶颈。因此目前浅槽隔离技术制作主动区域之间的绝缘结构已逐渐被普遍采用。传统的浅槽隔离(Shallow Trench Isolation :STI)结构形成通常是先在半导体基底上淀积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜。接着刻蚀基底，在相邻的元件之间形成沟槽。最后，在沟槽中填入氧化物形成元件隔离结构。浅槽隔离技术解决了 LOCOS技术出现的各种问题，更好的起到了隔离作用。但是，对于当前的浅槽隔离结构，其沟槽侧墙与相邻区域相接处的设计仍存在许多问题。如将浅槽隔离技术应用于有源像素图像传感器时，由于现在光敏器件的高度集成，CMOS图像传感器中光电二极管的尺寸也在不断减小，使得光电二极管与沟槽侧墙的距离拉近。这就会产生一系列问题，如串扰，暗电流等。并且，采用浅槽隔离，当受到辐射时，不仅会在沟槽内部氧化层中产生氧化物陷阱正电荷，而且还会在沟槽侧墙的31/5102表面产生大量的界面陷阱电荷，并且会沿着Si/Si02表面形成一条泄漏电流的传输途径，使得泄露电流增大，这部分的泄露电流同样也是器件整体泄露电流的主要来源。此外，采用浅槽隔离，同样会因为辐射感生电荷引起寄生沟道产生，使得MOSFET器件的泄漏电流增大。以上这些问题都会降低STI的隔离特性，从而会降低器件及电路的可靠性。专利(US20110186918A1)公开了一种具有空气间隙的浅槽隔离结构，所提的浅槽隔离结构是应用于CMOS图像传感器。它是通过刻蚀与光电二极管相接处一侧的浅槽隔离侧墙而形成空气间隙层，可抑制CMOS图像传感器像素间的串扰和暗电流。但在空气间隙结构的形成过程中，在通过刻蚀浅槽侧墙形成单侧空气间隙时，需要精确的对准刻蚀，这使得工艺难度较大，在实际工艺中很难实现。如果要使像素间更好的隔离而形成双侧空气间隙层时，难度更高。而且，在形成空气间隙层的过程中，由于要淀积多层介质使得工艺繁琐，工艺控制难度大。此外，由于所提结构针对CMOS图像传感器，有很大的应用局限性。
技术实现思路
本专利技术的目的在于提供一种降低制造成本、提高器件及电路可靠性，解决了由于辐射所引起泄露电流增大问题的。本专利技术的目的是这样实现的抗辐射加固浅槽隔离结构形成方法包括以下步骤步骤I、提供一半导体衬底1，在该半导体衬底上通过刻蚀向下形成STI沟槽2 ；步骤2、在STI沟槽2中及该半导体衬底I的表面淀积牺牲层4 ；步骤3、对具有牺牲层4的STI沟槽2及半导体衬底I的表面进行光刻蚀，去除STI沟槽2底部和半导体衬底I表面的牺牲层4，露出底层半导体衬底I ;步骤4、进行浅槽氧化层填充淀积，通过低压化学气相淀积的方法在STI沟槽2中淀积二氧化硅，使其覆盖沟槽，形成浅槽氧化层填充层6，再用化学机械抛光去除多余的二氧化硅，获得平坦的表面；步骤5、利用腐蚀剂对牺牲层4进行湿法腐蚀，去除STI沟槽2侧墙的牺牲层5，形成具有厚度的空气间隙层7。所述的半导体衬底(I)材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或单晶材料。所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。本专利技术的优点在于本专利技术的这种具有空气间隙的浅槽隔离结构，不仅具有很好的隔离作用，能够有效的抑制暗电流和串扰，而且在受到辐射时，由于在沟槽侧墙的Si/Si02表面形成的空气间隙不仅能够抑制Si/Si02表面界面陷阱电荷的产生，而且会切断泄漏电流的传输途径，解决了由于辐射所引起泄漏电流增大的问题，提高了器件及电路的可靠性，实现了很好的抗辐射作用。对于浅槽隔离结构中空气间隙部分的工艺形成，本专利技术是通过在沟槽中淀积一定厚度的牺牲层，并且通过湿法腐蚀去除沟槽侧墙牺牲层来得到空气间隙层。没有通过干法刻蚀来形成空气间隙层，因为由于空气间隙层很薄，在干法刻蚀时需要很精确的对准，工艺难度比较大，不容易实现。而采用湿法腐蚀的方法来形成空气间隙层，降低了工艺难度，较易实现，并且在工艺步骤实施中省略了掩膜板的使用，也使得工艺简化。同时提高了成品率，降低了制造成本。在形成空气间隙层的过程中没有过多用到保护层，使得工艺简单可控，较易实现，并且本专利技术使用范围较大，可广泛应用于CMOS技术中。附图说明图图图图图图I是刻蚀如底层Si衬底的不意2是图I结构刻蚀后所形成的STI沟槽示意3是图2所示结构淀积牺牲层后的示意4是图3所示结构经过光刻蚀后去除沟槽底部和衬底表面牺牲层的示意5是具体实施例一在图4所示结构上进行浅槽氧化层填充淀积SiO2后的示意6是具体实施例一在图5所示结构上通过腐蚀剂去除沟槽侧墙牺牲层后形成空气间隙的示意图；图7是具体实施例二在图4所示结构上进行深层P型离子注入后的示意图；图8是具体实施例二在图7所示结构上进行浅槽氧化层填充淀积SiO2后的示意图9是具体实施例二在图8所示结构上通过腐蚀剂去除沟槽侧墙牺牲层后形成空气间隙的示意图。具体实施例方式下面结合附图对本专利技术做更详细的描述具体实施例一结合图I。为底层半导体衬底1，其材料可自由选择，例如硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料等，也可以采用单晶材料，对于单晶材料也可通过掺杂使其成为η型衬底或P型衬底。对于该半导体衬底1，材料选为娃材料。结合图2。对底层半导体衬底(I)进行刻蚀，形成深度为30(T450nm，宽度为150nm的STI沟槽2。结合图3。对于图2所示结构，在第一水平衬底表面a、第二水平衬底表面b、STI沟槽2底部水平衬底表面c和STI沟槽2侧墙表面3上通过低压化学气相淀积(CVD)的方法生长厚度为15 20nm的牺牲层4，材料可以选为常用牺牲层材料，如SiGe、聚酰亚胺等。结合图4。对于图3所示结构，利用光刻蚀的方法对牺牲层4进行刻蚀，去除第一水平衬底表面a、第二水平衬底表面b和STI沟槽2底部水平衬底表面c上的牺牲层4，形成宽度为15 20nm的STI沟槽2侧墙牺牲层5。结合图5。对图4所示结构进行浅槽氧化层填充淀积，通过低压化学气相淀积(CVD)的方法在STI沟槽2中淀积二氧化硅(SiO2),使其覆盖整个STI沟槽2，形成浅槽氧化层填充层6，再用化学机械抛光(CMP)去除多余的二氧化硅，从而获得平坦的表面。结合图6。利用腐蚀剂对STI沟槽2侧墙牺牲层5进行湿法腐蚀，去除STI沟槽2两边侧墙牺牲层5，形成厚度为15 20nm的空气间隙层7。具体实施例二 结合图I。为底层半导体衬底1，其材料可自由选择，例如硅、锗、III V族化合物半导体材料、II本文档来自技高网...

【技术保护点】
一种抗辐射加固浅槽隔离结构形成方法，其特征在于包括以下步骤：步骤1、提供一半导体衬底（1），在该半导体衬底上通过刻蚀向下形成STI沟槽（2）；步骤2、在STI沟槽（2）中及该半导体衬底（1）的表面淀积牺牲层（4）；步骤3、对具有牺牲层（4）的STI沟槽（2）及半导体衬底（1）的表面进行光刻蚀，去除STI沟槽（2）底部和半导体衬底（1）表面的牺牲层（4），露出底层半导体衬底（1）；步骤4、进行浅槽氧化层填充淀积，通过低压化学气相淀积的方法在STI沟槽（2）中淀积二氧化硅，使其覆盖STI沟槽（2），形成浅槽氧化层填充层（6），再用化学机械抛光去除多余的二氧化硅，获得平坦的表面；步骤5、利用腐蚀剂对牺牲层（4）进行湿法腐蚀，去除STI沟槽（2）侧墙牺牲层（5），形成具有厚度的空气间隙层（7）。

【技术特征摘要】
1.一种抗辐射加固浅槽隔离结构形成方法，其特征在于包括以下步骤 步骤I、提供一半导体衬底(1)，在该半导体衬底上通过刻蚀向下形成STI沟槽(2)； 步骤2、在STI沟槽(2)中及该半导体衬底(I)的表面淀积牺牲层(4)； 步骤3、对具有牺牲层(4)的STI沟槽(2)及半导体衬底(I)的表面进行光刻蚀，去除STI沟槽(2)底部和半导体衬底(I)表面的牺牲层(4)，露出底层半导体衬底(I); 步骤4、进行浅槽氧化层填充淀积，通过低压化学气相淀积的方法在STI沟槽(2)中淀积二氧化硅，使其覆盖STI...

【专利技术属性】
技术研发人员：王颖，李天琦，曹菲，刘云涛，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：