半导体器件及其制造方法技术

本发明专利技术实施例公开了一种半导体器件及其制造方法，该方法包括：提供基底，所述基底上具有垫氧化层；在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙；以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。本发明专利技术所提供的半导体器件制造方法，在LOCOS工艺过程中，能有效地控制场氧化层在横向上扩散至氧化阻挡层边缘附近处所形成的“鸟嘴”的长度，进而可减小或避免“鸟嘴效应”的发生，从而可增加基底上有效管芯的数目。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，更具体地说，涉及一种。
技术介绍
在半导体器件制造过程中，一般常采用娃局部氧化(Local OxidationofSilicon,L0C0S)工艺形成场氧化层，所述场氧化层对器件的有源区起到隔离作用。现有的L0C0S工艺过程一般包括如下几个步骤I、在硅衬底上用热氧化方式生长一层薄的二氧化硅，之后在二氧化硅上沉积一层氮化硅。生长二氧化硅的目的是为了避免氮化硅对硅衬底表面造成应力损伤。2、在氮化硅上旋涂光刻胶，并用定义隔离区的掩膜版进行曝光，之后显影，形成具有隔离区图案的光刻胶层。3、以所述具有隔离区图案的光刻胶层作掩模进行刻蚀，刻蚀时要保留一定厚度的二氧化硅，避免硅衬底受到损伤。4、利用隔离区以外的氮化硅作为局部氧化的掩膜生长场氧化层。所述场氧化层的厚度可根据器件的特性而进行选取。参考图1，图I示出了依照上述L0C0S工艺步骤而形成的半导体器件的剖面结构不意图，该半导体器件包括娃衬底I ;位于所述娃衬底I表面的较薄的二氧化娃2 ;位于所述二氧化硅2上的氮化硅3 ;位于所述硅衬底I内、用于隔离有源区的场氧化层4。按照上述L0C0S工艺步骤，在第4步中进行局部氧化时，生长的场氧化层4会横向扩散，从而会渗透到氮化硅3的下方，在氮化硅3掩膜层的边缘附近形成“鸟嘴”区域5。由于“鸟嘴”区域5侵占了有源区的面积，故半导体器件中有源区的有效面积相应地减少了，从而造成硅衬底上有效管芯数目的减少。为了解决上述因“鸟嘴”区域侵占有源区面积而导致的“鸟嘴效应”问题，现有工艺中常采用减小氮化硅下面二氧化硅的厚度来控制“鸟嘴”的大小，一般来说，二氧化硅的厚度越薄，“鸟嘴”越小。但二氧化硅的厚度受到氮化硅的制约，二氧化硅太薄容易增大氮化硅施加在硅衬底表面上的应力，进而起不到保护硅衬底的作用，因此，传统工艺中依靠减小二氧化硅的厚度来控制“鸟嘴”大小的方法不能有效地实施。
技术实现思路
有鉴于此，本专利技术提供一种，该方法能够有效地控制“鸟嘴”大小，进而减小或避免“鸟嘴效应”的发生，使得硅衬底上能生产出更多的有效管芯。为实现上述目的，本专利技术提供如下技术方案本专利技术提供了一种半导体器件制造方法，该方法包括提供基底，所述基底上具有垫氧化层；在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙；以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。优选的，上述方法中，在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙，具体包括在所述具有隔离区图案的氧化阻挡层上形成补偿层；以所述基底上的垫氧化层为反刻阻挡层，采用干法刻蚀工艺对所述补偿层进行反刻，在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙。优选的，上述方法还包括去除所述具有隔离区图案的氧化阻挡层和补偿侧墙。优选的，上述方法中，在所述垫氧化层上形成具有隔离区图案的氧化阻挡层，具体包括在所述垫氧化层上形成氧化阻挡层；在所述氧化阻挡层上形成具有隔离区图案的光刻胶层；以所述具有隔离区图案的光刻胶层为掩膜采用刻蚀工艺在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；去除所述具有隔离区图案的光刻胶层。优选的，上述方法中，所述补偿侧墙的材料为氮化硅。优选的，上述方法中，所述氧化阻挡层为氮化硅层。优选的，上述方法中，在所述基底的隔离区内形成场氧化层采用湿法氧化工艺。本专利技术还提供了一种半导体器件，该半导体器件包括基底；位于所述基底上的垫氧化层；位于所述垫氧化层上的具有隔离区图案的氧化阻挡层；位于所述具有隔离区图案的氧化阻挡层的隔离区图案中、与所述氧化阻挡层边缘相邻的补偿侧墙；位于所述基底隔离区内的场氧化层。优选的，上述半导体器件中，所述氧化阻挡层和补偿侧墙的材料均为氮化硅。优选的，上述半导体器件中，所述垫氧化层和场氧化层的材料均为氧化硅。从上述技术方案可以看出，本专利技术所提供的半导体器件制造方法，包括提供基底，所述基底上具有垫氧化层；在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙；以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。本专利技术所提供的半导体器件制造方法，由于在具有隔离区图案的氧化阻挡层的隔离区图案内形成了与氧化阻挡层边缘相邻的补偿侧墙，因此，在后续形成场氧化层时，所述补偿侧墙起到了阻挡作用，从而使得所述场氧化层在横向上扩散时渗透到氧化阻挡层边缘附近的“鸟嘴”区域减小，即使得所述场氧化层侵占有源区的面积减少了，通过控制所形成补偿侧墙的宽度，可有效地控制所述“鸟嘴”的长度，进而可减小或避免“鸟嘴效应”的发生，从而可增加基底上有效管芯的数目。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中的一种半导体器件的剖面结构示意图；图2为本专利技术实施例所提供的一种半导体器件制造方法的流程示意图；图3 图9为本专利技术实施例所提供的半导体器件制造方法中器件的剖面结构示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
部分所述，按现有的LOCOS工艺过程，在形成场氧化层时常会在氮化硅掩膜层的边缘附近形成“鸟嘴”区域，该“鸟嘴”区域将侵占有源区的面积，进而使得硅衬底上有效管芯的数目减少，这就是所谓的“鸟嘴效应”。为了缓解所述“鸟嘴效应”，现有工艺中常采用减小氮化硅下方二氧化硅厚度的方法，考虑到所述二氧化硅的厚度本来就比较薄，因此，如果再使其变薄，则将导致氮化硅施加到硅衬底上的应力较大，进而会在所述硅衬底上造成缺陷，因此，现有技术中采用减小二氧化硅厚度以克服“鸟嘴效应”的方法不能被实施。基于此，本专利技术实施例提供了一种半导体器件制造方法，该方法在不减小二氧化硅厚度的前提下，通过另一新的途径来实现减小或避免“鸟嘴效应”的发生，该方法具体包括提供基底，所述基底上具有垫氧化层；在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙；以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。本专利技术所提供的半导体器件制造方法，由于在具有隔离区图案的氧化阻挡层的隔离区图案内形成了与氧化阻挡层边缘相本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，其特征在于，包括：提供基底，所述基底上具有垫氧化层；在所述垫氧化层上形成具有隔离区图案的氧化阻挡层；在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙；以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于，包括 提供基底，所述基底上具有垫氧化层； 在所述垫氧化层上形成具有隔离区图案的氧化阻挡层； 在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙； 以所述具有隔离区图案的氧化阻挡层和补偿侧墙为掩膜，在所述基底的隔离区内形成场氧化层。2.根据权利要求I所述的方法，其特征在于，在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙，具体包括 在所述具有隔离区图案的氧化阻挡层上形成补偿层； 以所述基底上的垫氧化层为反刻阻挡层，采用干法刻蚀工艺对所述补偿层进行反刻，在所述具有隔离区图案的氧化阻挡层的隔离区图案内形成与氧化阻挡层边缘相邻的补偿侧墙。3.根据权利要求I所述的方法，其特征在于，还包括 去除所述具有隔离区图案的氧化阻挡层和补偿侧墙。4.根据权利要求I所述的方法，其特征在于，在所述垫氧化层上形成具有隔离区图案的氧化阻挡层，具体包括 在所述垫氧化层上形成氧化阻挡层；...

【专利技术属性】
技术研发人员：李付军，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：