本发明专利技术公开了一种IC管芯和包括这种IC管芯的一种半导体封装(10)。所述封装包括：第一电压端(12)；第二电压端(14)；包括第一MOSFET(100)的第一管芯，所述第一MOSFET具有与所述第一电压端电连接的漏极区(102)并且还具有源极区(104)；以及与所述第一管芯相邻的第二管芯，所述第二管芯包括第二MOSFET(100’)，所述第二MOSFET具有与所述第一MOSFET的源极区电连接的漏极区并且具有所述第二电压端电连接的源极区，其中所述半导体封装还包括纵向电容器(200)，所述纵向电容器具有与所述第一MOSFET的漏极区电连接的第一极板(202)以及与所述第二MOSFET的源极区电连接并且利用电介质材料(204)与所述第一极板电绝缘的第二极板(206)，将所述电容器集成到所述第一管芯或者所述第二管芯上。本发明专利技术还公开了一种印制电路板和一种用于制造所述IC管芯的方法。
【技术实现步骤摘要】
本专利技术涉及一种半导体封装，所述半导体封装包括位于第一电压端和第二电压端之间的与低侧(low side)MOSFET串联的高侧(high side)MOSFET(金属氧化物半导体场效晶体管)。本专利技术还涉及一种包括这种半导体封装的PCB(印制电路板)。
技术介绍
PCB典型地包括分立的半导体部件，以便实现所述PCB所需的功能。这典型地包括稳压器，用于给所述PCB的各种部件提供恒定的电源，以便保证这些部件不显示因为其电源变化造成的任何不期望的行为。所述稳压器例如可以设 计成将交流转换为直流。这种稳压器或者功率转换器的一个常见实施例是一对串联连接的功率M0SFET，所述功率MOSFET是纵向晶体管，能够处理比传统的横向器件大得多的电流。稳压器效率的限制因素是所述漏极电流在所述稳压器中使用的功率MOSFET内上升和下降所用的时间。对于高电流稳压器，诸如那些用在计算应用中的高电流稳压器，典型地处理每相10A-30A，由于所述电流上升和下降造成的损耗大于由于所述器件的Qeil造成的损耗，所述损耗影响所述电压上升和下降时间。所述电流的上升和下降时间受限于所述控制FET (即所述高侧M0SFET)的源极电感和所述总回路电感，即从所述输入电感器经两个MOSFET回到所述输入电感器的所述电感路径。为了提高系统效率，存在明确的要求，通过在单个封装中集成所述两个MOSFET以降低封装和回路电感。所述MOSFET典型地设置在诸如MCM(多芯片模块)的单个半导体封装中的不同管芯上，其中高侧MOSFET具有与所述电压输入连接的漏极并且低侧MOSFET具有与地连接的源极。替代地，所述两个MOSFET可以与驱动器IC(集成电路)结合。这种器件有时称作DrMOS器件。除了需要减小电感来提高切换速度之外，所述回路电感还是生成电压尖峰的原因，所述电压尖峰能够造成有问题的EMI、对驱动器和控制IC的损坏、并且还需要使用更高电压的(即更昂贵的)功率MOSFET (例如对于12V的转换，30V的MOSFET是标准的)。半桥的最大理论di/dt受限于下面的公式，其中Lttrt代表所述电路的总回路电感并且是所述PCB和封装电感的总和 IT 'T Ci1=7^- Cit L· T0T实际达到的切换速度依赖于所述高侧MOSFET能多快地切换，后者受限于其封装电感Ls的幅度。这是因为所述源极电感形成了所述栅极驱动电流路径的一部分并且在该电感器上感应的电压用作反馈机制以减小切换速度。除了效率之外，电压过载也是在达到或者接近理论极限的器件切换所关心的问题。但是对于功率MOSFET的非线性电容，电压尖峰可以达到所述转换电压的2. 5至3倍(所以对于12V操作，可以实现超过30V的尖峰)。电压尖峰的幅值与所述高侧MOSFET的源极电感与所述总回路电感的比例有关。对于低的尖峰，Ls需要是Lttrt尽可能大的比例。为了最佳性能，减小LjPLtot同时保证匕仍然是Lttrt的显著比例是至关重要的。在某些技术中封装源极电感在O. InH的数量级，可以从所述栅极驱动回路中完全地去除所述源极电感，使得减小所述PCB电感的幅值以提高性能和电压尖峰行为变得至关重要。当所述稳压器接通以提高其性能时，利用诸如提供与MOSFET并联的旁路电容器的技术减小PCB电感以便抑制所述电压浪涌的益处实质上是已知的。所述旁路电容器必须紧邻所述MOSFET放置，以便使寄生电感最小化，从而提高所述电压浪涌抑制的效率。例如，US2011/0024884A1公开了一种功率转换器半导体封装，其中高侧MOSFET芯片堆叠在低侧MOSFET芯片上。所述低侧MOSFET芯片的上源极电极与所述高侧MOSFET芯片的下漏极电极之间的绝缘由夹在所述低侧MOSFE芯片和所述高侧MOSFET芯片之间的纵向电容器提供，其中所述电容器的下电极电连接所述低侧MOSFET芯片的上源极电极并且所述电容器的上电极电连接所述低侧MOSFET芯片的下漏极电极。 这种半导体封装具有许多显著的缺点。制造复杂，因此增加了封装的成本。另外，由于增加了所述低侧MOSFET的金属电阻，在所述MOSFET芯片之间电容器的放置不利地影响了这些芯片之间的电流，因此损害了所述功率转换器的性能特性。此外，很难以经济上可行的方式实现这种具有足够大电容的电容器，因为对于这种横向电容器，电容与A/d成比例，其中A是极板面积，d是极板之间的距离，即所述电介质层的厚度。不仅在横向器件中A相对较小，而且d不得不保持相对较大，因为所述电介质层必须足够厚以便承受与将上部管芯结合在下部管芯上有关的机械力。
技术实现思路
本专利技术旨在提供一种IC管芯，用于根据开始段落所述的半导体封装，所述封装可用于克服前述缺点中的至少一些。本专利技术旨在提供一种半导体封装，所述封装克服了前述缺点中的至少一些。本专利技术还旨在提供一种PCB，所述PCB包括这种半导体封装。本专利技术另外还旨在提供一种用于制造这种IC管芯的方法。根据本专利技术的第一方面，提供了一种集成电路管芯，所述管芯包括衬底，所述衬底将源极区和漏极区之一与半导体区隔开，所述集成电路包括含有所述源极区或者漏极区的纵向晶体管区；栅极电极，所述栅极电极在延伸进入所述半导体区的沟槽中形成，所述栅极电通过在所述沟槽中的电介质衬里(lining)与所述半导体区电绝缘；以及在所述半导体区中的所述源极区和漏极区的另一个；终止所述纵向晶体管区的绝缘沟槽；以及与所述纵向晶体管区邻近的纵向电容器区，所述纵向电容器区的第一极板包括利用所述衬底与所述半导体区隔开的所述源极区或者漏极区，所述纵向电容器区还包括至少一个延伸进入所述半导体区的沟槽，所述至少一个沟槽包括电绝缘的衬里材料，所述衬里材料使限定了第二电容器极板的导电材料与所述第一电容器极板电绝缘。能够以低成本的方式制造这种IC管芯，因为用于在所述纵向MOSFET器件的边缘区中形成所述沟槽隔离以便划定所述纵向MOSFET器件界限的工艺步骤可以被扩展成在所述管芯的另一个区域中形成多个这种沟槽，即邻近所述纵向MOSFET器件以便限定纵向电容器的区域，所述纵向电容器的下电容器极板与所述纵向MOSFET的底部导电区域一样，可以是所述纵向MOSFET的源极区或者漏极区。不需要附加的工艺步骤来形成这种纵向电容器，与横向电容器相比这种纵向电容器的另外一个优势在于单位面积上实质更高的电容，因此减小了所述电容器的总体占用面积。另外，因为使所述电容器极板彼此电绝缘的所述电介质衬里不需要处理管芯安装应力，它可以保持相对较薄，因此进一步增加了所述纵向电容器的电容。在实施例中，所述纵向电容器区包括多个所述沟槽，其中在所述沟槽之间的所述半导体区部分包括杂质。这样允许在彼此更近区域中放置所述沟槽，因此提高了每单位面积的电容比率。可以理解如下。所述器件的总电容由两个串联元件限定，即所述电介质衬里两端的电容以及紧邻所述沟槽的硅的耗尽电容。在所述电容器上电压的增高增加了所述硅中的耗尽以及所述作为结果的耗尽电容， 使得所述总电容减小。可以通过使所述耗尽区最小化来遏制这种影响，这可以通过保证邻近所述电容器的硅尽可能地高度掺杂来实现耗尽区最小化。优选地，所述纵向电容器区的至少一个沟槽延伸进入所述衬底，即使得所述沟槽比MOSFET端接(termin本文档来自技高网...
【技术保护点】
一种集成电路管芯，包括将源极区和漏极区(102)之一与半导体区(104)隔开的衬底(110)，所述集成电路包括：纵向晶体管区(100)，包括：所述源极区或者漏极区；在延伸进入所述半导体区的沟槽中形成的栅极电极(115)，所述栅极电极通过所述沟槽中的电介质衬里(118)与所述半导体区电绝缘；以及在所述半导体区中的所述源极区和漏极区中的另一个；终止所述纵向晶体管区的绝缘沟槽；以及与所述纵向晶体管区(100)相邻的纵向电容器区(200)，所述纵向电容器区(200)的第一电容器极板包括通过所述衬底(110)与所述半导体区(104)隔开的所述源极区或者漏极区(102)，所述纵向电容器区还包括延伸进入所述半导体区(104)的至少一个沟槽，所述至少一个沟槽包括电绝缘衬里材料(204)，所述衬里材料使得限定了第二电容器极板的导电材料(202)与所述第一电容器极板(102)电绝缘。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：菲尔·鲁特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。