静电卡盘和半导体设备制造技术

本发明专利技术公开了一种静电卡盘和半导体设备。该静电卡盘包括基体、电极、电源和与电源电连接的接触部件，电极设置于基体的内部，电源和电极连接，所述接触部件用于与晶片接触并与所述电源、所述电极和所述晶片形成通路，以使所述晶片吸附于所述基体上。本发明专利技术中与电源连接的接触部件当晶片位于基体之上时与晶片接触，使电源、接触部件、晶片和电极形成通路并且使该通路处于导通状态，以使晶片吸附于基体上，从而在不依靠等离子体的前提下实现对晶片的吸附。

【技术实现步骤摘要】

本专利技术涉及微电子
，特别涉及一种静电卡盘和半导体设备。
技术介绍
在集成电路(Integrated Circuit,以下简称IC)工艺过程中，特别是等离子刻蚀(Etch)、物理气相沉积(Physical Vapor Deposition,简称PVD)、化学气相沉积(Chemical Vapor Deposition,简称CVD)等工艺过程中，通常采用静电卡盘(ElectroStatic Chuck,简称ESC)承载晶片(Wafer)。采用静电卡盘承载晶片,可以实现固定、支撑和对晶片进行温度控制，以及避免由于工艺过程中晶片出现移动或者错位所导致的影响工艺效果或者增加晶片上附着颗粒的问题。与传统的机械卡盘和真空吸盘相比，静电卡盘具有很多优点静电卡盘减少了在使用传统卡盘的过程中由于压力、碰撞等机械原因对晶片造成的不可修复的损伤；由于采用静电吸引无需机械固定，因此增大了晶片的有效工艺面 积；减少了由于机械碰撞产生的颗粒污染。静电卡盘采用静电引力的方式吸附晶片，静电卡盘按照电极的数量可分为单电极静电卡盘、双电极静电卡盘和多电极静电卡盘。单电极静电卡盘具有结构简单、易于设计加工、产生静电引力效率高、静电引力平衡性好、晶片表面离子轰击能量均匀性好等优点。图I为一种单电极静电卡盘的结构示意图，如图I所示，该单电极静电卡盘包括基体11、电极12和电源13，电极12设置于基体11的内部，电源13的负极和电极12连接，电源13的正极接地。该单电极静电卡盘可应用于工艺腔室中。图2为图I中单电极静电卡盘的等效电路图，结合图I和图2所示，晶片14位于基体11上时，电极12与晶片14平行并形成一个电容结构。当工艺腔室中静电卡盘周围产生等离子体15后，静电卡盘依靠等离子体15可实现电路连接。具体地，静电卡盘的电源13通过等离子体15和晶片14连接，使电源13、电极12和晶片14形成通路并且使该通路处于导通状态，从而使晶片14在电极12产生的静电引力的作用下被吸附于基体11上。由于单电极静电卡盘仅能在工艺腔室中产生等离子体时依靠该等离子体才能实现对晶片的吸附，因此当工艺腔室中未产生等离子体时该单电极静电卡盘无法实现对晶片的吸附。
技术实现思路
本专利技术提供一种静电卡盘和半导体设备，用以在不依靠等离子体的前提下实现对晶片的吸附。为实现上述目的，本专利技术提供了一种静电卡盘，包括基体、电极和电源，所述电极设置于所述基体的内部，所述电源和所述电极连接，还包括与所述电源电连接的接触部件，所述接触部件用于与晶片接触并与所述电源、所述电极和所述晶片形成通路，以使所述晶片吸附于所述基体上。进一步地，所述基体上开设有连接孔，所述接触部件包括与所述连接孔相匹配的连接件和位于所述连接件之上的连接薄膜，所述连接件位于所述连接孔内，所述连接薄膜覆盖于所述基体的上表面，所述连接薄膜用于与所述晶片接触并与所述连接件、所述电源、所述电极和所述晶片形成通路。进一步地，所述连接孔开设于所述基体上表面的边缘处，所述连接薄膜覆盖于所述基体上表面的边缘。进一步地，所述连接件的顶面低于所述基体的上表面，所述连接薄膜还覆盖于所述连接孔的部分内壁上。进一步地，所述连接薄膜的形状为环形。进一步地,所述连接薄膜的厚度包括5 μ m至10 μ m。 进一步地，所述连接孔为通孔。进一步地，所述连接薄膜的材料与所述晶片上需形成的金属层的材料相同。进一步地,所述连接件的材料为铜或者钛。为实现上述目的，本专利技术还提供了一种半导体设备，包括工艺腔室和设置于所述工艺腔室内部的上述静电卡盘，所述静电卡盘用于吸附晶片。本专利技术具有以下有益效果本专利技术提供的静电卡盘和半导体设备的技术方案中，该静电卡盘包括基体、电极、电源和与电源电连接的接触部件，电极设置于基体的内部，电源和电极连接，接触部件用于与晶片接触并与电源、电极和晶片形成通路，以使晶片吸附于基体上。本专利技术中与电源连接的接触部件当晶片位于基体之上时与晶片接触，使电源、接触部件、晶片和电极形成通路并且使该通路处于导通状态，以使晶片吸附于基体上，从而在不依靠等离子体的前提下实现对晶片的吸附。附图说明图I为一种单电极静电卡盘的结构示意图；图2为图I中单电极静电卡盘的等效电路图；图3为本专利技术实施例一提供的一种静电卡盘的结构示意图；图4为图3中局部放大图；图5为图3中静电卡盘的应用示意图；图6为图3中静电卡盘的俯视示意图。具体实施例方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的静电卡盘和半导体设备进行详细描述。图3为本专利技术实施例一提供的一种静电卡盘的结构示意图，图4为图3中局部放大图，如图3和图4所示，该静电卡盘包括基体21、电极22、电源23和与电源23电连接的接触部件，电极22设置于基体21的内部，电源23和电极22连接，接触部件用于与晶片27接触并与电源23、电极22和晶片27形成通路，以使晶片27吸附于基体21上。本实施例中，电源23的负极和电极22连接，电源23的正极和接触部件串联连接并接地。此时，电源23的正极和接触部件连接处的电位为通路的参考电位。本实施例中，可采用特定工艺将电极22埋设于基体21内部。例如通过烧结的方式形成部分基体层；在已形成的部分基体层的表面上印刷电极；在电极上通过烧结的方式形成另一部分基体层，从而形成基体和电极，并实现将电极埋设于基体内。又例如通过粘接胶将电极粘接至已形成的部分基体层上；再通过粘接胶将已形成的另一部分基体层粘接至电极上，从而形成基体和电极，并实现将电极埋设于基体内。本实施例中，基体21上开设有连接孔24，接触部件包括与连接孔24相匹配的连接件25和位于连接件25之上的连接薄膜26，连接件25位于连接孔24内，连接薄膜26覆盖于基体21的上表面，连接薄膜26用于与晶片接触并与连接件25、电源23、电极22和晶片27形成通路。其中，将连接件25装入连接孔24之后，可对连接件25和连接孔24之间进行钎焊处理，以保证连接件25和连接孔24之间的连接和真空密封。本实施例中，连接孔24开设于基体21上表面的边缘处，连接薄膜26覆盖于基体21上表面的边缘。其中，连接孔24可以为通孔或者盲孔。本实施例中，连接孔24为通孔。其中，连接件25的顶面低于基体21的上表面，连接薄膜26还覆盖于连接孔24的部分内壁上。 图5为图3中静电卡盘的应用示意图，结合图3、图4和图5所示，当晶片27位于基体21之上时，电极22与晶片27平行而形成一个电容结构。连接薄膜26和晶片27接触，使静电卡盘实现电路连接。具体地，电源23依次连接连接件25、连接薄膜26、晶片27和电极22，从而使电源23、连接件25、连接薄膜26、晶片27和电极22形成通路并且使该通路处于导通状态。其中，电源23的负极和电极22连接，电源23的正极和连接件25串联连接并接地，电源23的正极和连接件25连接处的电位为通路的参考电位。此时，由于电极22和晶片27形成电容结构，因此电极22对晶片27产生静电引力，从而使晶片27在电极22产生的静电引力的作用下被吸附于基体21上。图6为图3中静电卡盘的俯视示意图，如图6所示，连接薄膜26形成于基体21表面的边缘上，并且连接薄膜26的形状为环形。优选地，连接薄膜26的形状为圆环，由于晶片的形状本文档来自技高网...

【技术保护点】
一种静电卡盘，包括基体、电极和电源，所述电极设置于所述基体的内部，所述电源和所述电极连接，其特征在于，还包括与所述电源电连接的接触部件，所述接触部件用于与晶片接触并与所述电源、所述电极和所述晶片形成通路，以使所述晶片吸附于所述基体上。

【技术特征摘要】

【专利技术属性】
技术研发人员：武学伟，
申请(专利权)人：北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：