半导体设备及其操作方法技术

一种半导体设备及其操作方法。所述方法包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成多层面擦除操作时，确定多层面擦除操作为失败；确定在选中层面中是否有通过层面；并且对通过层面执行软编程操作。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2014年12月15日提交的申请号为10-2014-0180695的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术涉及一种半导体设备及其操作方法。更具体地，本专利技术涉及一种执行多层面擦除操作的半导体设备。
技术介绍
半导体存储器设备包括：存储有数据的存储器单元阵列，配置为对存储器单元阵列执行擦除操作、编程操作以及读取操作的外围电路，以及用于控制外围电路的控制电路。在存储器单元阵列中包括多个层面(plane)，并且所述多个层面中的每个中包括有多个存储器块。为了减少半导体设备的操作时间，可以执行多层面擦除操作。在多层面擦除操作期间，多个层面可以被同时擦除。在多层面擦除操作期间，当在一些层面上的擦除验证操作失败时，擦除验证操作成功了的正常层面由于在上述这些层面上的擦除验证操作的失败也被确定为失败。被标识为失败的其余的正常层面由于在上述这些层面上的擦除验证操作的失败而可能不被使用。
技术实现思路
本专利技术的实施例针对一种半导体设备及其操作方法，所述半导体设备能够将在多层面擦除操作期间擦除验证操作失败了的仅一个层面确定为经受多层面擦除操作的选中层面之中的失败层面，并且正常地使用其余的选中层面。本专利技术的一个方面提供一种操作半导体设备的方法，包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成多层面擦除操作时，确定所述多层面擦除操作失败；确定在选中层面之中是否有通过层面；以及对通过层面执行软编程操作。本专利技术的另一个方面提供一种半导体设备，包括：多个层面，适于存储数据；外围电路，适于对所述多个层面执行多层面擦除操作和软编程操作；以及控制电路，适于当
对选中层面的多层面擦除操作失败时，确定在所述多个层面的选中层面中是否有擦除验证操作通过的一个或更多个通过层面，以及适于控制外围电路来对通过层面执行软编程操作。附图说明通过参照附图对本专利技术的示例性实施例进行详细描述，本专利技术的上述以及其他特征和优势将对本领域的普通技术人员来说变得更为明显，其中：图1为描述了根据本专利技术一个实施例的半导体设备的示图；图2为描述了图1的存储器单元阵列的示图；图3为描述了图2的存储器块的电路图；图4为描述了图1的控制电路的示图；图5为描述了根据本专利技术一个实施例的半导体设备的多层面擦除操作的流程图；图6为描述了包括根据本专利技术一个实施例的半导体设备的固态驱动器的框图；图7为描述了包括根据本专利技术一个实施例的半导体设备的存储器系统的框图；图8为描述了包括根据本专利技术一个实施例的半导体设备的计算系统的示意图。具体实施方式下面将参照附图对本专利技术的示例性实施例进行更为全面的描述。然而，本专利技术可以以不同的形式来实施，并且不应当被限于这里所列举出的实施例。下面参照附图对本专利技术的示例性实施例进行充分详细的描述，从而使得本领域的普通技术人员能够实施并且实现本专利技术。图1为描述了根据本专利技术一个实施例的半导体设备的示图。参照图1，半导体设备1100可以包括：存储有数据的存储器单元阵列110，对存储器单元阵列110执行编程操作、读取操作以及擦除操作的外围电路120，以及控制外围电路的控制电路130。存储器单元阵列110可以包括多个层面，并且每个层面中包括多个存储器块。外围电路120可以包括电压生成电路21、行译码器22、页缓冲器23、列译码器24以及输入和输出电路25。电压生成电路21可以响应于操作命令信号OP_CMD来生成具有各种电平的操作电压。操作命令信号OP_CMD可以包括编程命令信号、读取命令信号以及擦除命令信号。例如，电压生成电路21可以生成擦除电压Vera、软编程电压Vpgm、验证电压Vf、通过电压Vpass等。在多层面擦除操作中，对存储器单元阵列110的选中层面之中的选中存储器块施加擦除电压Vera。行译码器22可以响应于行地址RADD而将操作电压传送到存储器单元阵列110中包括的选中层面的选中存储器块。例如，在多层面擦除操作期间，行译码器22可以将软编程电压Vpgm或验证电压Vf传送到选中存储器块的字线WL。页缓冲器23可以通过位线BL连接到层面中包括的存储器块，在编程、读取以及擦除操作期间响应于页缓冲器控制信号PBSIGNALS而与选中存储器块交换数据，并且暂时存储所传送的数据。列译码器24可以响应于列地址CADD与页缓冲器23交换数据。输入和输出电路25可以将命令信号CMD以及地址ADD从外部(例如，从外部设备、源或是主机)传送到控制电路130，将数据DATA从外部传送到列译码器24，以及将数据DATA从列译码器24传送到外部或控制电路130。控制电路130可以响应于命令信号CMD以及地址ADD来控制外围电路120执行编程、擦除或读取操作。例如，在多层面擦除操作期间，当经受多层面擦除操作的选中层面由于对于所述选中层面的一部分的擦除验证操作的失败而被确定为失败时，控制电路130可以确定在经受多层面擦除操作的选中层面之中是否有擦除验证操作通过的一个或更多个层面(在下文中为“通过层面”)。当在多层面擦除操作期间被确定为失败的选中层面中有通过层面时，控制电路130可以控制外围电路120对通过层面执行多层面软编程操作。图2为描述了图1的存储器单元阵列的示图。参照图2，存储器单元阵列110可以包括第一到第A层面(A为正整数)，其彼此之间具有相同的结构。例如，第一层面可以包括第一到第B存储器块(B为正整数)，其彼此之间具有相同的结构。图3为描述了图2的存储器块的电路图。参照图3，存储器块可以包括：包括有主单元的主子块MBL，以及包括有标记单元的标记子块FBL。主子块MBL和标记子块FBL可以包括连接在位线BL0到BLi和源
极线SL之间的多个串ST。例如，连接到第一至第(k+1)位线BL0至BLk的串ST可以被包括在主子块MBL中，以及连接到第(k+2)至第(i+1)位线BLk+1至BLi的串ST可以被包括在标记子块FBL中。源极线SL可以共同地连接到存储器块，并且连接到接地端子。所有的串ST可以具有相同的结构。例如，连接到第一位线BL0的串ST可以包括串联在源极线SL和第一位线BL0之间的源极选择晶体管SST、多个存储器单元F0到Fn以及漏极选择晶体管DST。不同的串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL。存储器单元F0到Fn的栅极可以连接到第一至第(n+1)字线WL0到WLn。漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。连接到相同的字线的一组存储器单元被称为一个页PG。相应地，每个页PG可以包括：包含在主子块MBL中的存储器单元和包含在标记子块FBL中的标记单元。编程数据可以存储在主单元中，而关于包含相对应的标记单元的页的信息可以存储在标记单元中。例如，关于页的信息可以包括页的最低有效位(LSB)信息和最高有效位(MSB)信息。图4是描述了图1的控制电路的示图。参照图4，针对多层面擦除操作，控制电路130可以包括擦除操作控制单元41、确定单元42、状态码贮存单元43、层面地址贮存单元44、以及软编程操作控制单元45。响应于关于多层面擦除操作的命令信号CMD、地址ADD或擦除操作信号，擦除操作控制单元41可以输出操作命令信号OP_CMD、行地址R本文档来自技高网...

【技术保护点】
一种操作半导体设备的方法，包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成所述多层面擦除操作时，确定所述多层面擦除操作失败；确定在所述选中层面中是否有通过层面；以及对所述通过层面执行软编程操作。

【技术特征摘要】
2014.12.15 KR 10-2014-01806951.一种操作半导体设备的方法，包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成所述多层面擦除操作时，确定所述多层面擦除操作失败；确定在所述选中层面中是否有通过层面；以及对所述通过层面执行软编程操作。2.根据权利要求1所述的操作半导体设备的方法，进一步包括：当对所述选中层面的所述多层面擦除操作通过时，对所有的所述选中层面执行所述软编程操作。3.根据权利要求1所述的操作半导体设备的方法，其中，通过增量步进脉冲擦除ISPE方法来执行所述擦除循环。4.根据权利要求3所述的操作半导体设备的方法，其中，所述擦除循环包括：对所述选中层面执行擦除操作；以及对所述选中层面执行擦除验证操作。5.根据权利要求1所述的操作半导体设备的方法，进一步包括：即使对所述选中层面执行的擦除循环的数目达到所述最大数目，在对所述选中层面的所述多层面擦...

【专利技术属性】
技术研发人员：姜泰圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR