降低临界电压的方法、非挥发性记忆体及其擦除操作方法技术

本发明专利技术是有关于一种降低记忆体临界电压的方法、非挥发性记忆体的擦除操作方法、及使用该方法的非挥发性记忆体，可用以改善非挥发性记忆体的低临界电压擦除状态正确性。在此方法中，从非挥发性记忆体的多个记忆胞，根据一第一电压与一第二电压选择至少一记忆胞，其中此第一电压小于此第二电压，而此第一电压大于或等于非挥发性记忆体的擦除状态电压位准。此第二电压小于或等于非挥发性记忆体的读取电压位准。对此至少一选定记忆胞施以一重整擦除操作，以擦除选定记忆胞的电荷而降低此至少一选定记忆胞的临界电压。

【技术实现步骤摘要】

本专利技术涉及一种非挥发性记忆体操作的方法及非挥发性记忆体，特别是涉及一种降低记忆体临界电压的方法、改善非挥发性记忆体的记忆胞擦除状态正确性的方法及非挥发性记忆体。
技术介绍
非挥发性记忆如快闪记忆体，包括由浮动栅极(Floating gate)以及控制栅极(Control gate)组成的堆叠栅极。介电层(Dielectric layer)置于浮动栅极与控制栅极之间，而穿隧氧化层位于浮动栅极与基底之间。浮动栅极位于基底与控制栅极之间且处于“浮动”状态(亦即，不与任何电路进行电性连接)。控制栅极电性连接于字线(Word line)。浮动栅极用以储存电荷，而控制栅极用以控制数据写入/读取操作。具有浮动栅极结构的记忆胞可用作单一位元或多位元记忆胞等等。在对快闪记忆体的记忆胞进行编程以及擦除操作期间必须添加或移除的电荷限制在浮动栅极中，而在这些区域中累积以及移除电荷可能会随时间改变了记忆胞的读取、编程以及擦除特征。最终，电荷的累积改变了用于判定记忆胞状态的临界电压(Threshold Voltage)。这归因于记忆胞的临界电压偏移，普遍称作干扰(Disturbance)现象。另外，在记忆胞的重复循环后的电荷损失(Charge Loss)也导致临界电压(尤其是编程临界电压)偏移以及效能退化(Performance Degradation)。由于干扰及/或电荷损失而发生的临界电压改变，阻止了记忆体元件正确地感测单元的位元的状态。当记忆胞被不断地按比例缩减且每两个字线之间的距离变得太靠近时，上述可能产生的问题会更加的显著。而对快闪记忆体胞进行编程以及擦除操作，必须藉由将来自记忆体单元的值(例如，数据位元的电压位准)与参考值(Reference Value)进行比较，来判定储存的单位元或多位元记忆胞的每一位元的状态(包括编程状态或处于擦除状态)。大体而言，在初始制造期间将参考单元预编程并设定为擦除状态以使得可提供稳定的参考值。当来自记忆体单元的值大于参考值时，判定记忆体单元为处于编程状态。另一方面，当记忆体单元的值小于参考值时，判定记忆体单元为处于擦除状态。图1是说明一说明记忆体元件的感测裕度(Sensing Window)的示意图。线102表示记忆体单元随时间的理想编程临界电压。线104表示在考虑诸
如位元干扰以及电荷损失的效应的情况下记忆体单元的编程临界电压随时间的改变的实例。线106表示记忆体单元随时间的理想擦除临界电压。线108表示在考虑诸如位元干扰以及电荷损失的效应的情况下记忆体单元的擦除临界电压随时间的改变的实例。线110表示在先前技术中由记忆体元件的参考单元所提供的参考值，其如图1所示随时间保持恒定值。请参阅图1所示，归因于如位元干扰及/或电荷损失效应的效应，参考值110与记忆体单元的编程临界电压104之间的感测裕度112会随时间而减小，这将增加感测误差的可能性且降低记忆体元件的可靠性。另外，在某些运用上，快闪记忆体在编程过程中需要先进行擦除。而此擦除的过程是需要针对整个快闪记忆体的记忆胞阵列(Cell Array)、各别的区块(Blocks)、或是一群(Group)的记忆胞进行。在擦除的操作过程中，通常采用擦除脉冲(Erase Pulse)将记忆胞的临界电压移向一擦除目标位准(Erase Target Level)。在某些应用上，在施以擦除脉冲(Erase Pulse)后，会进行一擦除确认操作(Erase Verify Operation)以确认在整个阵列、区块、或是整群的记忆胞是否都已经完成擦除了。上述的施以擦除脉冲程序与进行擦除确认操作程序会不断地进行，直到完成整个擦除程序。但在擦除的过程中，整个阵列、区块、或是整群的记忆胞总是存在一定比例的尾端位元(Tail Bits)或是顽固位元(Stubborn Bits)，无法在施以一定的擦除脉冲后通过擦除确认操作的程序。这将对整个擦除操作会造成时间上的延迟。上述随着干扰、电荷累积的效应、或是其他的影响而造成记忆体胞的擦除临界电压随时间改变的情况，会产生许多低临界状态(LVT)的高边界(High Boundary)的记忆胞数量的增加，降低记忆体元件的可靠性。而尾端位元或是顽固位元的记忆胞，也会造成整个擦除操作时间上的延迟。而当快闪记忆体的记忆胞不断地按比例缩减时，或是在多位元操作之下，问题将更加的明显。由此可见，上述现有的非挥发性记忆体的擦除操作方法及非挥发性记忆体在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及产品又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的降低记忆体临界电压的方法、非挥发性记忆体的擦除操作方法、及使用该方法的非挥发性记忆体，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的的目的在于，克服现有的非挥发性记忆体的擦除操作方法及非挥发性记忆体存在的缺陷，而提供一种新的降低临界电压的方法、非挥发性记忆体及其擦除操作方法，所要解决的技术问题是使其可以改善非挥发性记忆体的记忆胞擦除状态正确性，非常适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种降低记忆体临界电压的方法，适用非挥发性记忆体。此方法包括：从非挥发性记忆体的多个记忆胞，根据一第一电压与一第二电压选择至少一记忆胞，其中此第一电压小于此第二电压，而此第一电压大于或等于此非挥发性记忆体的擦除状态电压位准。此第二电压小于或等于此非挥发性记忆体的读取电压位准。对此至少一选定记忆胞施以一重整擦除操作，以擦除此选定记忆胞的电荷而降低此至少一选定记忆胞的临界电压。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的降低记忆体临界电压的方法，其中选择此至少一记忆胞的步骤包括：对此非挥发性记忆体中处于擦除状态的所有记忆胞进行临界电压侦测，而将临界电压大于此第一电压而小于此第二电压的至少一个或多个记忆胞定义为选定记忆胞。前述的降低记忆体临界电压的方法，其中此第一电压是可以根据临界电压大于此第一电压的记忆胞数量而调整。前述的降低记忆体临界电压的方法，其中此重整擦除操作包括：藉由将第一栅极电压施加于此至少一选定记忆胞的栅极，以及将第一漏极电压施加于此至少一选定记忆胞的漏极，以擦除此选定记忆胞的栅极的电荷，并降低此至少一选定记忆胞的临界电压。前述的降低记忆体临界电压的方法，其中擦除此选定记忆胞的栅极的电荷方法包括实施能带对能带间穿隧产生的热电洞注入(BBHHI)法或FN-穿隧的空穴注入法将空穴注入栅极的浮动栅。前述的降低记忆体临界电压的方法，其中此第一栅极电压为介于约0伏特至约-15伏特，而此第一漏极电压为介于约0V到10V之间。前述的降低记忆体临界电压的方法，其中此重整擦除操作还包括：对非挥发性记忆体的记忆胞中未被选择的其他记忆胞中，与此选择记忆胞同一字线的部分其他记忆胞的栅极施以一第二栅极电压，并对其漏极施以第一漏极电压，与此选择记忆胞同一位线的部分其他记忆胞的栅极施以第一栅极电压，并对其漏极施以一第二漏极电压，其中，此本文档来自技高网...

【技术保护点】
一种降低记忆体临界电压的方法，适用于非挥发性记忆体，其特征在于其包括以下步骤：从该非挥发性记忆体的多个记忆胞中，根据一第一电压与一第二电压选择至少一记忆胞，其中该第一电压小于该第二电压，该第一电压大于或等于该非挥发性记忆体的擦除状态电压位准，该第二电压小于或等于该非挥发性记忆体的读取电压位准；以及对该至少一选定记忆胞施以一重整擦除操作，以擦除该选定记忆胞的电荷而降低该至少一选定记忆胞的临界电压。

【技术特征摘要】
1.一种降低记忆体临界电压的方法，适用于非挥发性记忆体，其特征在于其包括以下步骤：从该非挥发性记忆体的多个记忆胞中，根据一第一电压与一第二电压选择至少一记忆胞，其中该第一电压小于该第二电压，该第一电压大于或等于该非挥发性记忆体的擦除状态电压位准，该第二电压小于或等于该非挥发性记忆体的读取电压位准；以及对该至少一选定记忆胞施以一重整擦除操作，以擦除该选定记忆胞的电荷而降低该至少一选定记忆胞的临界电压。2.根据权利要求1所述的降低记忆体临界电压的方法，其特征在于其中选择该至少一记忆胞的步骤包括：对该非挥发性记忆体中处于擦除状态的所有记忆胞进行临界电压侦测，而将临界电压大于该第一电压而小于该第二电压的该至少一个或多个记忆胞定义为该或该些选定记忆胞。3.根据权利要求2所述的降低记忆体临界电压的方法，其特征在于其中该第一电压根据该临界电压大于该第一电压的该些记忆胞数量而调整。4.根据权利要求2所述的降低记忆体临界电压的方法，其特征在于其中该重整擦除操作包括：藉由将第一栅极电压施加于该至少一选定记忆胞的栅极，以及将第一漏极电压施加于该至少一选定记忆胞的漏极，以擦除该选定记忆胞的该栅极的电荷，并降低该至少一选定记忆胞的该临界电压。5.根据权利要求4所述的降低记忆体临界电压的方法，其特征在于其中擦除该选定记忆胞的该栅极的电荷的方法包括实施能带对能带间穿隧产生的热空穴注入法或FN-穿隧的空穴注入法将空穴注入该栅极的浮动栅。6.根据权利要求4所述的降低记忆体临界电压的方法，其特征在于其中该第一栅极电压为介于0伏特至-15伏特，而该第一漏极电压为介于0V到10V之间。7.根据权利要求4所述的降低记忆体临界电压的方法，其特征在于其中该重整擦除操作还包括：对该非挥发性记忆体的该些记忆胞中未被选择的其他记忆胞中，与该选择记忆胞同一字线的部分其他记忆胞的栅极施以一第二栅极电压，并对其漏极施以该第一漏极电压，与该选择记忆胞同一位线的部分其他记忆胞的栅极施以该第一栅极电压，并对其漏极施以一第二漏极电压，其中，该第二栅极电压与该第二漏极电压不会影响该些其他记忆胞的状态。8.根据权利要求7所述的降低记忆体临界电压的方法，其特征在于其中该第二栅极电压为为0伏特或远小于该第一栅极电压，而该第二漏极电压为0V。9.根据权利要求1所述的降低记忆体临界电压的方法，其特征在于其中选择该至少一记忆胞的步骤包括：对该非挥发性记忆体的该些记忆胞进行一编程/擦除操作；对该些记忆胞进行临界电压侦测，而将其临界电压大于该第一电压而小于该第二电压的该至少一个或多个记忆胞定义为该或该些选定记忆胞。10.根据权利要求1所述的降低记忆体临界电压的方法，其特征在于其还包括：重复该重整擦除操作直到每一该或该些选定记忆胞的临界电压低于该非挥发性记忆体的该擦除状态电压位准。11.根据权利要求1所述的降低记忆体临界电压的方法，其特征在于其中该非挥发性记忆体为或非型快闪记忆体、分离栅极结构记忆体、浮栅记忆体、氮化硅只读记忆体、纳米晶体、并列式快闪记忆体、或序列介面快闪记忆体其中之一。12.一种非挥发性记忆体的擦除操作方法，其特征在于其包括以下步骤：对该非挥发性记忆体的多个记忆胞进行一编程/擦除操作；对该些记忆胞进行临界电压侦测，而将临界电压大于一第一电压而小于一第二电压的至少一个或部分该些记忆胞定义为选定记忆胞，该第一电压小于该第二电压，该第一电压大于或等于该非挥发性记忆体的一擦除状态电压位准；对至少一选定记忆胞施以一重整擦除操作，以降低该至少一选定记忆胞的临界电压；以及重复该重整擦除操作直到每一该或该些选定记忆胞的临界电压低于该非挥发性记忆体的该擦除状态电压位准。13.根据权利要求12所述的非挥发性记忆体的擦除操作方法，其特征在于其中还包括根据该些选定记忆胞的数量对该些选定记忆胞施以该重整擦除操作。14.根据权利要求12所述的非挥发性记忆体的擦除操作方法，其特征在于其中该擦除状态电压位准为该非挥发性记忆体的标准擦除电压，该第二电压小于或等于该非挥发性记忆体的读取电压。15.根据权利要求12所述的非挥发性记忆体的擦除操作方法，其特征在于其中该第一电压根据该临界电压...

【专利技术属性】
技术研发人员：卢季霈，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71