一种可寻址纳米尺度分子结制备方法技术

一种可寻址纳米尺度分子结制备方法，属于纳米材料微细加工及纳米电子器件测试领域。本发明专利技术的方法为：首先清洗压电陶瓷基片；在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起；在绝缘层薄膜上制备狭颈状Au电极膜层；将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；最后在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结。本发明专利技术通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。

【技术实现步骤摘要】
本专利技术属于纳米材料微细加工及纳米电子器件测试领域，具体涉及一种可寻址纳米尺度分子结的制备方法。
技术介绍
电子通讯和计算机技术的飞速发展，对器件集成度和微纳化的要求越来越高，有机分子由于其光电、磁电等特性和易剪裁、柔性度高及与微电子工艺兼容等优点，在传感、驱动、存储以及智能系统中具有广泛的应用前景，受到研究人员的广泛关注。在分子尺度上构筑电子器件是未来电子电路超微型化发展的趋势，为了使分子器件得到实际应用，充分了解分子荷电输运机理以及在不同环境(温度、气氛)下的光/电/磁耦合性能是设计和研究的基本准则。尽管近年来人们对有机功能分子的电学特性有了深入·的研究，但因其难度和复杂性，至今尚未形成公认的结论。金属-分子-金属器件结构作为分子器件的基本功能单元，实现其在纳米尺度下的原位制备以便进行电学性能测试获得真实有效的实验结果是新器件性能研究需要解决的瓶颈性技术问题。目前一种可灵活调整金属电极间隙的分子结制备方法是将刻有凹痕的细金丝用胶固定于三点弯曲装置上，浸入待测分子溶液后，在装置中点处通过给压电陶瓷杆通电施拉伸应力使金丝断裂，分子进入此可控纳米间隙自组装形成分子结。此法存在装置较复杂、分本文档来自技高网...

【技术保护点】
一种可寻址纳米尺度分子结制备方法，其特征在于：包括以下步骤：步骤1、清洗压电陶瓷基片；步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构；所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅；所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可：第一种方法为：在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为：通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生...

【技术特征摘要】
1.一种可寻址纳米尺度分子结制备方法，其特征在于包括以下步骤 步骤I、清洗压电陶瓷基片； 步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构； 所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅； 所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可第一种方法为在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生长一层氧化招薄膜作凸起结构； 步骤3、在所述绝缘层薄膜上制备两头宽中间窄的狭颈状Au电极膜层，方法为狭颈处的线宽在50 120nm之间的Au电极是通过先在绝缘层薄膜上光刻出带狭颈的图案，再蒸发或溅射沉积金属膜层后去除光刻胶获得；狭颈处的线宽在30 50nm的Au电极通过直接在绝缘层薄膜上聚焦离子束沉积获得；其中，所述光刻包括光学光刻与电子束光刻； 步骤4、将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获...

【专利技术属性】
技术研发人员：李建昌，吴隽稚，周成，
申请(专利权)人：东北大学，
类型：发明
国别省市：