半导体器件的制造方法技术

本发明专利技术公开一种半导体器件的制造方法，涉及半导体技术。该方法包括：将半导体衬底送入灰化室，所述半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物或栅极侧壁氮化硅间隔物，所述半导体衬底上残留有光致抗蚀剂；将包含氘气或氚气的混合气体引入到所述灰化室，通过等离子化的所述混合气体对所述光致抗蚀剂进行灰化。通过采用本发明专利技术的灰化方法，可以减少灰化过程中硅凹陷的产生，并减少氮化硅薄膜的损失，从而使得产品满足现代工艺要求。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
光致抗蚀剂(Photo Resist)简称光刻胶或抗蚀剂，指光照后能改变抗蚀能力的高分子化合物。光致抗蚀剂是光敏材料，在某些半导体制造工艺中，在处理器件(例如半导体晶片)上形成光致抗蚀剂层，经过光刻后形成图案化光致抗蚀剂，显露出未被光致抗蚀剂覆盖的表面，未移除光致抗蚀剂下面的表面仍然受到光致抗蚀剂的保护。对未被覆盖的表面以及剩余的光致抗蚀剂执行诸如蚀刻、沉积以及离子注入等半导体工艺。在执行一个或一个以上半导体工艺后，在剥离操作中将剩余的光致抗蚀剂移除。灰化(Ashing)工艺是去除光致抗蚀剂的常用技术。 随着器件继续缩小到65nm及以下，LDD (Lightly Doped Drain,轻掺杂漏极)工艺的灰化工艺除了考虑光致刻蚀剂去除能力，在薄膜损失(loss)控制方面也吸引了更多的关注。例如，在LDD工艺中，薄膜损失包括Si (硅)、SiGe (硅锗)、氮化硅偏移间隔物(OffsetSpacer)、氮化娃间隔物(Spacer)薄膜损失等多个方面。传统的灰化工艺采用氧气(O2)等离子体。其存在的主要问题包括Si凹陷(Recess)和薄膜属性改变,可能导致LDD光刻图案化混乱(scrumming),因此很难满足现代(current)工艺要求。为此，已经开发出利用包含氢气和氮气的混合气体产生等离子体进行灰化处理的技术。这种工艺虽然降低了硅损耗，但是它依然存在氮化硅偏移间隔物损失等一些负面影响。目前的混合气体中氢气的比例通常大约为4%，氮气大约为96%。在比45nm更为精细的技术中为了更少的Si损失要求更高的H2比率，例如10%。届时，氮化硅间隔损失将更加严重。图I是采用氧气的灰化工艺和采用H2/N2混合气体的灰化工艺的效果比较示意图，其中，左边(a)示出采用氧气的灰化工艺后的效果图，右边(b)示出采用氏/队混合气体的灰化工艺后的效果图。在LDD注入后的光致抗蚀剂剥离中采用富含氧气的灰化没有产生残留物，但是它的Si凹陷情况不令人满意。LDD循环中总的Si凹陷将大于15埃。采用富含H2/N2混合气体的灰化也没有产生残留，而且产生更少的Si凹陷(比富含O2的灰化小 8埃)，但是，由于Si-和H-之间的反应导致氮化硅偏移间隔损失非常厉害，氮化硅偏移间隔被去除，如(b)中圈中所示。图2示出了氧气与H2/N2混合气体的比率对PMOS和NMOS的偏移间隔关键尺寸(Critical Dimension)的影响。如图2所示，当氧气对H2/N2混合气体的比率越高,PMOS和NMOS的偏移间隔关键尺寸的缩小越少。
技术实现思路
本专利技术的一个方面的目的是提供一种半导体器件制造方法，能够减少灰化过程中娃和氮化娃的损失。根据本专利技术的一个方面，提供一种，包括将半导体衬底送入灰化室，所述半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物或栅极侧壁氮化硅间隔物，所述半导体衬底上残留有光致抗蚀剂；将包含氘气(D2)的混合气体或包含氚气(T2)的混合气体引入到所述灰化室，通过等离子化的所述混合气体对所述光致抗蚀剂进行灰化。优选地，所述包含氘气的混合气体为包含氘气和氮气(N2)的混合气体、或包含氘气和惰性气体的混合气体；所述包含氚气的混合气体为包含氚气和氮气的混合气体、或包含氚气和惰性气体的混合气体。 优选地,所述氣气在所述包含氣气的混合气体中的体积比率为1% -20%,所述氣气在所述包含氚气的混合气体中的体积比率为1% -20%。优选地,所述包含氣气的混合气体或所述包含氣气的混合气体中还包括氧气。优选地，所述氧气在所述包含氘气的混合气体或所述包含氚气的混合气体中的体积比率为1% -50%o优选地，灰化的温度为150-300°C，压力为300毫托至2托，所述氘气或氚气的体积流速为 1000-2000sccm。优选地，所述半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物，该方法在将半导体衬底送入灰化室的步骤之前包括步骤在所述半导体衬底上形成栅极；在所述半导体衬底上沉积氮化硅层；蚀刻所述氮化硅层以形成所述栅极侧壁氮化硅偏移间隔物；在所述半导体衬底上涂敷光致抗蚀剂层；形成轻掺杂漏极光致抗蚀剂图案；进行轻掺杂漏极注入。优选地，所述轻掺杂漏极注入为高剂量注入。优选地，所述半导体衬底上形成有栅极、栅极侧壁氮化硅间隔物，在将半导体衬底送入灰化室之前包括步骤在所述半导体衬底上形成栅极；进行轻掺杂漏极注入；在所述半导体衬底上沉积氮化硅层；蚀刻所述氮化硅层以形成位于所述栅极侧壁氮化硅间隔物；在所述半导体衬底上涂敷光致抗蚀剂层；形成光致抗蚀剂图案；对所述半导体衬底进行源或漏极注入。根据本专利技术的一个方面的提供的半导体器件制造方法，通过包含氘气的混合气体或包含氚气的混合气体对光致抗蚀剂进行灰化，减少了硅凹陷的产生和氮化硅薄膜的损失，提高了器件的性能。附图说明图I为采用氧气的灰化工艺和采用H2/N2混合气体的灰化工艺的效果比较示意图；图2示出了氧气与H2/N2混合气体的比率对PMOS和NMOS的偏移间隔⑶的影响；图3示意性地示出根据本专利技术第一实施例的的流程图；图4示意性地示出根据本专利技术第二实施例的的流程图；图5示意性地示出根据本专利技术第三实施例的的流程图；图6示意性地示出根据本专利技术第四实施例的的流程图7示意性示出本专利技术的灰化方法和现有技术的灰化方法效果比较。具体实施例方式下面参照附图对本专利技术进行更全面的描述，其中说明本专利技术的示例性实施例。通常来说，在氘(D2)等离子体中的灰化速度要低于在H2放电等离子体中的灰化速度。例如，在H2放电等离子体中250°C的193nm光致刻蚀剂灰化速度为245nm/min，而在D2等离子体中250°C的193nm光致刻蚀剂灰化速度为160nm/min(参见Guido J. StueberandGottlieb S. Oehrleina J. Vac. Sci. Technol. B 25,，5，pl593Sep/0ct2007)。该变化通过当形成C-H或C-D键时的动态同位素效应得以说明。本领域的技术人员通常采用速度较快的元素，由于D2的灰化速度较慢，阻碍了本领域技术人员在灰化技术中采用D2。本专利技术的专利技术人在研究中注意到,Si-D键比Si-H键强(参见Kangguo Cheng, etal. JOURNAL OF APPLIED PHYSICS VOLUME 90,NUMBER 12 15DECEMBER 2001)。如下面的公式⑴所示 Si-H+D2 = Si-D+HD Ea I. 84eV (I)Si-+H2 = Si-H+H Ea :1. 51eV由于形成Si-D键比形成Si-H键需要更多的能量，因此，如果在灰化工艺中用D2替代H2，不仅具有更少的Si损失，而且可以减少灰化过程中氮化硅间隔物的损失。氚(T2)也具有和D2相似的效果。图3示意性地示出根据本专利技术第一实施例的的流程图。如图3所示，在步骤302，将半导体衬底送入灰化室，半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物或栅极侧壁氮化硅间隔物，半导体衬底上残留有光致抗蚀剂。光致抗蚀剂可以是蚀刻或者注入工艺后的遗留物。步骤304，将包含氘气的混合气体或包含氚气的混合气体引入到灰化室，通过等离子化的混合气体对光致抗蚀剂进行灰化。包本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：将半导体衬底送入灰化室，所述半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物或栅极侧壁氮化硅间隔物，所述半导体衬底上残留有光致抗蚀剂；将包含氘气的混合气体或包含氚气的混合气体引入到所述灰化室，通过等离子化的所述混合气体对所述光致抗蚀剂进行灰化。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括 将半导体衬底送入灰化室，所述半导体衬底上形成有栅极、栅极侧壁氮化硅偏移间隔物或栅极侧壁氮化硅间隔物，所述半导体衬底上残留有光致抗蚀剂； 将包含氘气的混合气体或包含氚气的混合气体引入到所述灰化室，通过等离子化的所述混合气体对所述光致抗蚀剂进行灰化。2.根据权利要求I所述的方法，其特征在于，所述包含氘气的混合气体为包含氘气和氮气的混合气体、或包含氘气和惰性气体的混合气体；所述包含氚气的混合气体为包含氚气和氮气的混合气体、或包含氚气和惰性气体的混合气体。3.根据权利要求2所述的方法，其特征在于，所述氘气在所述包含氘气的混合气体中的体积比率为1%_20%，所述氚气在所述包含氚气的混合气体中的体积比率为1%_20%。4.根据权利要求I所述的方法，其特征在于，所述包含氘气的混合气体或所述包含氚 气的混合气体中还包括氧气。5.根据权利要求4所述的方法，其特征在于，所述氧气在所述包含氘气的混合气体或所述包含氚气的混合气体中的体积比率为1% _50%。6.根据权利要求I所述的方法，...

【专利技术属性】
技术研发人员：孟晓莹，周俊卿，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：