多晶硅电阻器结构及其制造方法技术

本发明专利技术提供了一种多晶硅电阻器结构及其制造方法。根据本发明专利技术的能够调节存储多晶硅电阻的阻值和温度系数的多晶硅电阻器结构制造方法包括：在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；第一多晶硅层和后续将要形成的第二多晶硅层；在硅片表面形成第二多晶硅层；以及刻蚀第二多晶硅层。

【技术实现步骤摘要】
多晶硅电阻器结构及其制造方法
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种多晶硅电阻器结构、该多晶硅电阻器结构的制造方法。
技术介绍
在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的n型或p型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层，即需要增加一道光刻步骤。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。具体地说，图1示意性地示出了多晶硅电阻器结构的正视图；并且图2示意性地示出了沿第一方向（A-A截取的方向）截取的多晶硅电阻器结构的截面图。结合图1和图2所示，多晶硅电阻器结构包括位于衬底1的阱2中的绝缘区3、以及位于绝缘区3上的掺杂多晶硅层4。在形成了掺杂多晶硅层4之后，可以在掺杂多晶硅层4上覆盖一层附加多晶硅层6；并且为了连接多晶硅电阻器结构，可以在附加多晶硅层6上形成通孔，并且在附加多晶硅层6中的通孔中形成导电连接塞5。但是，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者型掺杂的多晶硅是在逻辑多晶硅（本身是无掺杂的）上，进行N型离子注入（通常是高浓度的B离子注入）或P型离子注入（通常是高浓度的P离子注入）形成，它们都需要SAB（硅化物阻止层，salicideblocklayer）光罩。其中，硅化物阻止层被用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物（salicide）。而且，现有技术的多晶硅电阻器的电阻值容易受到温度的影响，而且现有技术的多晶硅电阻器的方块电阻不够高，从而为了形成大电阻值的多晶硅电阻器，需要的尺寸较大，占用了较多器件空间。因此，希望提供一种能够不需额外的光罩、并且能够改善多晶硅电阻器的温度系数及增加多晶硅电阻器的方块阻值的多晶硅电阻器结构及其制造方法。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够不需额外的光罩、并且能够改善多晶硅电阻器的温度系数及增加多晶硅电阻器的方块阻值的多晶硅电阻器结构及其制造方法、以及包含该多晶硅电阻器结构的存储器单元。根据本专利技术的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括：绝缘区形成步骤，用于在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；第一多晶硅层沉积步骤，用于在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；注入步骤，用于对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；存储多晶硅刻蚀步骤，用于对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；多晶硅间二氧化硅沉积步骤，用于隔离第一多晶硅层和后续将要形成的第二多晶硅层；第二多晶硅层沉积步骤，用于在硅片表面形成第二多晶硅层，该多晶硅层将用作第一多晶硅的硅化物阻挡层；以及第二多晶硅层刻蚀步骤，用于对第二多晶硅层进行刻蚀。优选地，所述的多晶硅电阻器结构制造方法进一步包括：通孔形成步骤，用于在第二多晶硅层中形成通孔，并且在第二多晶硅层中的通孔中形成导电连接塞。优选地，在所述的多晶硅电阻器结构制造方法中，多晶硅电阻器结构制造方法还处理了存储器单元部分，其中刻蚀步骤还留下第一多晶硅层中作为存储器单元的字线区域的部分；并且，其中在所述注入步骤中，调节注入离子的注入浓度和/或注入能量，使得注入离子不进入第一多晶硅层的作为存储器单元的字线区域的部分。优选地，在所述的多晶硅电阻器结构制造方法中，第二多晶硅层完全覆盖刻蚀步骤之后留下的绝缘区上的第一多晶硅层的侧壁以及上表面。优选地，在所述的多晶硅电阻器结构制造方法中，所述注入步骤中的注入离子是B离子。根据本专利技术的第二方面，提供了一种根据本专利技术第一方面所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构，其特征在于包括：衬底中的绝缘区、以及位于绝缘区上的第一多晶硅层；其中所述第一多晶硅层进行了P型掺杂离子注入。优选地，所述的多晶硅电阻器结构进一步包括：在掺杂多晶硅层上覆盖的第二多晶硅层，其中第二多晶硅层上形成有通孔，并且在第二多晶硅层中的通孔中形成有导电连接塞。优选地，在所述的多晶硅电阻器结构中，所述多晶硅电阻器结构用于存储器单元。一般电路设计人员多采用传统的n型或p型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层，即需要增加一道光刻步骤。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。因此，本专利技术提出增加一道注入步骤，用于调节存储多晶硅电阻的阻值和温度系数。根据本专利技术，通过注入步骤中的调整P型掺杂离子的浓度，可使原本的第一多晶硅层的电阻的温度系数得以改善（通常P型多晶硅的温度系数较小，中和之后可以改善温度系数），同时由于例如磷离子之类的N型掺杂离子被中和，方块阻值也会增加，这对减小电路面积十分有利。而且，该注入步骤不需额外的光罩。此外，根据本专利技术，在所述多晶硅电阻器结构用于存储器单元的情况下，在存储器单元的字线区域，由于字线区域的纵向高度比较大，在适当注入浓度和/或注入能量的情况下，例如磷离子之类的N型掺杂离子无法抵达字线区域，第一多晶硅层的字线区域部分仍为n型多晶硅，因此额外增加的离子注入不会影响存储器单元的性能。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了多晶硅电阻器结构的正视图。图2示意性地示出了沿第一方向截取的多晶硅电阻器结构的截面图。图3示意性地示出了根据本专利技术实施例的沿第一方向截取的多晶硅电阻器结构的截面图。图4示意性地示出了根据本专利技术实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤的截面图。图5示意性地示出了根据本专利技术实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤之后的截面图。图6示意性地示出了根据本专利技术实施例的沿第二方向截取的多晶硅电阻器结构制造方法的存储多晶硅刻蚀步骤的截面图。图7示意性地示出了根据本专利技术实施例的沿第二方向截取的多晶硅电阻器结构制造方法的第二多晶硅层沉积步骤的截面图。图8示意性地示出了根据本专利技术实施例的沿第二方向截取的多晶硅电阻器结构制造方法的通孔形成步骤的截面图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图3至图8示意性地示出了根据本专利技术实施例的沿第二方向截取（与A-A截取的方向相垂直的方向）的多晶硅电阻器结构制造方法。其中，作为示例，图4至图8的根据本专利技术实施例的多晶硅电阻器结构与存储器单元结构（图4所示的左侧的虚线框所框出的结构）相结合地示出。但是，本领域普通技术人员可以理解的是根据本专利技术实施例的多晶硅电阻器结构也可以用于任何其它合适的半导体器件或电路。本专利技术提供了一种能够调节存储多晶硅电阻的阻值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多晶硅电阻器结构制造方法，其特征在于包括：绝缘区形成步骤，用于在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；第一多晶硅层沉积步骤，用于在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；注入步骤，用于对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；存储多晶硅刻蚀步骤，用于对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；多晶硅间二氧化硅沉积步骤，用于隔离第一多晶硅层和后续将要形成的第二多晶硅层；第二多晶硅层沉积步骤，用于在硅片表面形成第二多晶硅层，所述第二多晶硅层将用作第一多晶硅的硅化物阻挡层；第二多晶硅层刻蚀步骤，用于对第二多晶硅层进行刻蚀；通孔形成步骤，用于在第二多晶硅层中形成通孔，并且在第二多晶硅层中的通孔中形成导电连接塞。2.根据权利要求1所述的多晶硅电阻器结构制造方法，其特征在于，多晶硅电阻器结构制造方法还处理了存储器单元部分，其中刻蚀步骤...

【专利技术属性】
技术研发人员：李冰寒，江红，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：