衬底电阻器及其制造方法技术

一种半导体结构可以包括位于衬底上的与诸如晶体管的其他器件同时形成的电阻器。图案化在衬底上形成的扩散阻挡层以形成电阻器和位于晶体管栅极下方的阻挡层。以与晶体管的栅极相同的方式和同时在电阻器上形成填充材料、第一连接件和第二连接件。去除填充材料以形成位于衬底上的电阻器。本发明专利技术还提供了衬底电阻器及其制造方法。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地来说，涉及半导体结构及其形成方法。
技术介绍
通常，电阻器是限制电流流动的无源电部件。电阻器可以由各种化合物和膜以及允许与电路连接的两条或者更多条引线构成。应用于电阻器的电压与流经电阻器的电流的比率被称为阻抗。阻抗按欧姆计算。传统上，可以通过增大电阻器自身的尺寸来增大电阻器的阻抗。这种电阻器尺寸的增大与半导体管芯的小型化相反。因此，稳定地减小了电阻器尺寸。然而，制造小型化电阻器的工艺步骤可以引起阻抗的变化。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种形成半导体结构的方法，所述方法包括:在衬底上方形成电阻器；在所述电阻器和所述衬底上方沉积填充材料；图案化位于所述电阻器的中间区域上方的所述填充材料；在所述电阻器上方形成连接件，所述连接件位于所述填充材料的两侧；以及去除所述填充材料。该方法进一步包括:在所述电阻器和所述连接件上方形成介电层；以及形成穿过所述介电层到达所述连接件的接触件。该方法进一步包括:在所述衬底上方形成扩散阻挡层，其中，在所述衬底上方形成所述电阻器的同时通过同一工艺实施所述扩散本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，所述方法包括：在衬底上方形成电阻器；在所述电阻器和所述衬底上方沉积填充材料；图案化位于所述电阻器的中间区域上方的所述填充材料；在所述电阻器上方形成连接件，所述连接件位于所述填充材料的两侧；以及去除所述填充材料。

【技术特征摘要】
2012.06.26 US 13/533,5431.一种形成半导体结构的方法，所述方法包括: 在衬底上方形成电阻器； 在所述电阻器和所述衬底上方沉积填充材料； 图案化位于所述电阻器的中间区域上方的所述填充材料； 在所述电阻器上方形成连接件，所述连接件位于所述填充材料的两侧；以及 去除所述填充材料。2.根据权利要求1所述的方法，进一步包括: 在所述电阻器和所述连接件上方形成介电层；以及 形成穿过所述介电层到达所述连接件的接触件。3.根据权利要求1所述的方法，进一步包括: 在所述衬底上方形成扩散阻挡层，其中，在所述衬底上方形成所述电阻器的同时通过同一工艺实施所述扩散阻挡层的形成。4.根据权利要求3所述的方法，进一步包括: 在所述扩散阻挡层上方形成第一晶体管栅极，其中，通过在所述电阻器上方形成所述连接件的同一工艺且同时实施所述第一晶体管栅极的形成； 在所述扩散阻挡层上方沉积第二晶体管栅极，其中，通过在所述电阻器上方沉积所述填充物的同一工艺且同时实施所述第二晶体管栅极的沉积；以及 图案化所述第二晶体管栅`极，其中，通过图案化所述填充材料的同一工艺且同时实施所述第二晶体管栅极的图案化。5.根据权利要求1所述的方法，其中，在所述衬底上方形成所述电阻器包括: 在所述衬底中形成隔离区；以及 在所述隔离区...

【专利技术属性】
技术研发人员：陈华丰，王淑慧，江木吉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：