非易失性存储器件及其制造方法和操作方法技术

本发明专利技术公开一种非易失性存储器件。所述非易失性存储器件包括：交替地彼此平行布置的位线和源极线；以及交替地布置在位线与源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管的偶数串和奇数串。漏极选择晶体管包括结构与存储器晶体管相同的第一漏极选择晶体管和结构与源极选择晶体管相同的第二漏极选择晶体管。所述非易失性存储器件还包括与所述偶数串的第一漏极选择晶体管和奇数串的第二漏极选择晶体管连接的偶数漏极选择线，以及与奇数串的第一漏极选择晶体管和偶数串的第二漏极选择晶体管连接的奇数漏极选择线。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及ー种。
技术介绍
非易失性存储器件是即使在供电中断的情况下也維持所存储的数据的存储器件。当前，广泛使用诸如NAND型快闪存储器的各种非易失性存储器件。图I是示出现有的非易失性存储器件的电路图。 參见图1，现有的非易失性存储器件包括沿着列方向延伸并且彼此平行布置的多个位线BL，以及沿着行方向延伸的源极线SL。位线BL包括交替布置的偶数位线BLe和奇数位线BLo。其中漏极选择晶体管DST、多个存储器晶体管MT和源极选择晶体管SST串联连接的串设置在每个位线BL与源极线SL之间。漏极选择线DSL与漏极选择晶体管DST的栅电极连接且沿着行方向延伸。字线WL与存储器晶体管MT的控制栅电极连接且沿着行方向延伸。源极选择线SSL与源极选择晶体管SST的栅电极连接且沿着行方向延伸。在如上配置的非易失性存储器件中，以每个页为单位来执行数据编程操作和数据读取操作。具体地，分开执行用于对与偶数位线BLe连接的串中的某単元进行编程的偶数页编程操作，以及用于对与奇数位线BLo连接的串中的某単元进行编程的奇数页编程操作。以相同的方式应用于偶数页读取和奇数页读取操作。然而，现有的非易失性存储器件具有下列特点。在现有的非易失性存储器件中，由于位线BL和源极线SL沿着不同的方向延伸，因此它们不设置在同一层上。也就是说，位线BL和源极线SL要经由不同的エ艺形成为不同的层。在这种情况下，由于要分开执行掩模エ艺和刻蚀エ艺以便形成位线BL和源极线SL，因此エ艺变得复杂化。此外，在现有的非易失性存储器件中，源极线SL与所有的串共同连接。因此，在读取操作中，要利用在各个位线BL中感测电压变化的方式。然而，在此情况下，感测噪声可能会增加。
技术实现思路
本专利技术的实施例涉及ー种可以简化制造エ艺和提高操作特性的。根据本专利技术的一个实施例，一种非易失性存储器件包括位线和源极线，所述位线与所述源极线交替地彼此平行布置；偶数串和奇数串，所述偶数串与所述奇数串交替地布置在所述位线与所述源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管，其中所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管和结构与所述源极选择晶体管相同的第二漏极选择晶体管；偶数漏极选择线，所述偶数漏极选择线与所述偶数串的第一漏极选择晶体管和所述奇数串的第二漏极选择晶体管连接；以及奇数漏极选择线，所述奇数漏极选择线与所述偶数串的第二漏极选择晶体管和所述奇数串的第一漏极选择晶体管连接。根据本专利技术的另ー个实施例，一种用于操作非易失性存储器件的方法，所述非易失性存储器件包括交替地彼此平行布置的位线和源极线，以及偶数串和奇数串，所述偶数串和所述奇数串分别并交替地布置在所述位线与所述源极线之间并且每个包括漏极选择 晶体管、存储器晶体管和源极选择晶体管，其中所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管以及结构与所述源极选择晶体管相同的第二漏极选择晶体管，所述方法包括通过将所述偶数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述奇数串的第二漏极选择晶体管关断，对属于所述偶数串且要编程的存储器晶体管执行偶数页编程；以及通过将所述奇数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述偶数串的第二漏极选择晶体管关断，对属于所述奇数串的并且要编程的存储器晶体管执行奇数页编程。根据本专利技术的另ー个实施例，一种用于操作非易失性存储器件的方法，所述非易失性存储器件包括交替地彼此平行布置的位线和源极线，以及偶数串和奇数串，所述偶数串和所述奇数串分别地并交替地布置在所述位线与所述源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管，其中所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管以及结构与所述源极选择晶体管相同的第二漏极选择晶体管，所述方法包括通过将所述偶数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述奇数串的第二漏极选择晶体管关断，对属于所述偶数串且要读取的存储器晶体管执行偶数页读取；以及通过将所述奇数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述偶数串的第二漏极选择晶体管关断，对属于所述奇数串且要读取的存储器晶体管执行奇数页读取。根据本专利技术的又一个实施例，一种非易失性存储器件包括衬底，所述衬底具有被隔离层限定的有源区，且包括沿着ー个方向延伸的多个第一区域以及交替地设置在所述第一区域之间以与所述第一区域相互连接的第二区域和第三区域；源极选择线、字线、第一漏极选择线和第二漏极选择线，所述源极选择线、所述字线、所述第一漏极选择线和所述第二漏极选择线设置在所述衬底之上，并且延伸以跨越所述第二区域和所述第三区域之间的所述第一区域；第一接触部和第二接触部，所述第一接触部和所述第二接触部分别设置在所述第二区域和所述第三区域之上；以及第一导线和第二导线，所述第一导线和所述第二导线分别与所述第一接触部和所述第二接触部连接并且彼此平行延伸，其中，所述第一漏极选择线和所述第二漏极选择线中的每个包括隧道电介质层、浮柵、栅间电介质层和控制栅的层叠结构，并且其中，所述第一漏极选择线在与所述第一区域之中的奇数编号的第一区域的交叉处去除了所述栅间电介质层的部分，所述第二漏极选择线在与所述第一区域之中的偶数编号的第一区域的交叉处去除了所述栅间电介质层的部分。根据本专利技术的另ー个实施例，一种非易失性存储器件的制造方法，包括在衬底中形成隔离层以限定有源区，所述有源区包括沿着ー个方向延伸的多个第一区域、交替地设置在所述第一区域之间以与所述第一区域相互连接的第二区域和第三区域；在所述衬底之上形成源极选择线、字线、第一漏极选择线和第二漏极选择线以在跨越所述第一区域的同时在所述第二区域和所述第三区域之间延伸；形成覆盖所述源极选择线、所述字线、所述第ー漏极选择线和所述第二漏极选择线的电介质层；在所述电介质层中形成分别与所述第二区域和所述第三区域连接的第一接触部和第二接触部；以及在所述电介质层之上形成第一导线和第二导线以分别与所述第一接触部和所述第二接触部连接并且彼此平行延伸，其中，所述第一漏极选择线和所述第二漏极选择线中的每个包括隧道电介质层、浮柵、栅间电介质层和控制栅的层叠结构，并且其中，所述第一 漏极选择线在与所述第一区域之中的奇数编号的第一区域的交叉处去除了所述栅间电介质层的部分，且所述第二漏极选择线在与所述第一区域之中的偶数编号的第一区域的交叉处去除了所述栅间电介质层的部分。附图说明图I是示出现有的非易失性存储器件的电路图。图2是示出根据本专利技术的一个实施例的非易失性存储器件的电路图。图3是说明用于操作图2所示的非易失性存储器件的方法的电路图。图4A至SB是示出根据本专利技术的所述实施例的非易失性存储器件及其制造方法的平面图和截面图。具体实施例方式下面将參照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以以不同的方式实施，而不应解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本专利技术的范围。在本说明书中，相同的附图标记在本专利技术的不同附图和实施例中表示相同的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第ー层在本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.04 KR 10-2011-00195111.一种非易失性存储器件，包括 位线和源极线，所述位线与所述源极线交替地彼此平行布置； 偶数串和奇数串，所述偶数串与所述奇数串交替地布置在所述位线与所述源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管，其中，所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管和结构与所述源极选择晶体管相同的第二漏极选择晶体管； 偶数漏极选择线，所述偶数漏极选择线与所述偶数串的第一漏极选择晶体管和所述奇数串的第二漏极选择晶体管连接；以及 奇数漏极选择线，所述奇数漏极选择线与所述偶数串的第二漏极选择晶体管和所述奇数串的第一漏极选择晶体管连接。2.如权利要求I所述的非易失性存储器件，其中，在所述偶数串和所述奇数串之中，跨过设置在之间的位线而彼此相邻的第一偶数串和第一奇数串共享所述位线，跨过设置在之间的源极线而彼此相邻的第二偶数串和第二奇数串共享所述源极线。3.如权利要求I所述的非易失性存储器件，其中，所述偶数漏极选择线与所述偶数串的第一漏极选择晶体管的控制栅电极以及所述奇数串的第二漏极选择晶体管的控制栅极连接，所述奇数漏极选择线与所述偶数串的第二漏极选择晶体管的控制栅电极以及所述奇数串的第一漏极选择晶体管的控制栅电极相连接。4.如权利要求3所述的非易失性存储器件，还包括 字线，所述字线与所述存储器晶体管的控制栅电极连接，并且沿着与所述位线和所述源极线交叉的方向延伸；以及 源极选择线，所述源极选择线与所述源极选择晶体管的栅电极连接，并且沿着与所述位线和所述源极线交叉的方向延伸。5.一种用于操作非易失性存储器件的方法，所述非易失性存储器件包括位线和源极线，所述位线与所述源极线交替地彼此平行布置；以及偶数串和奇数串，所述偶数串与所述奇数串交替地布置在所述位线与所述源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管，其中所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管以及结构与所述源极选择晶体管相同的第二漏极选择晶体管，所述方法包括 通过将所述偶数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述奇数串的第二漏极选择晶体管关断，对属于所述偶数串且要编程的存储器晶体管执行偶数页编程；以及 通过将所述奇数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述偶数串的第二漏极选择晶体管关断，对属于所述奇数串且要编程的存储器晶体管执行奇数页编程。6.如权利要求5所述的方法，还包括在执行所述偶数页编程或所述奇数页编程之前 将储存在所述第一漏极选择晶体管中的数据擦除。7.如权利要求5所述的方法，其中，执行所述偶数页编程包括 施加所述第一漏极选择晶体管的第一导通电压到所述偶数串的第一漏极选择晶体管的控制栅电极和所述奇数串的第二漏极选择晶体管的控制栅电极；以及 施加高于所述第一导通电压且使所述第二漏极选择晶体管导通的第 二导通电压到所述偶数串的第二漏极选择晶体管的控制栅电极和所述奇数串的第一漏极选择晶体管的控制栅电扱， 其中，执行所述奇数页编程包括 施加所述第一漏极选择晶体管的所述第一导通电压到所述偶数串的第二漏极选择晶体管的控制栅电极和所述奇数串的第一漏极选择晶体管的控制栅电极；以及 施加所述第二导通电压到所述偶数串的第一漏极选择晶体管的控制栅电极和所述奇数串的第二漏极选择晶体管的控制栅电极。8.如权利要求5所述的方法， 其中，在执行所述偶数页编程中，在彼此相邻且共享ー个位线的ー对偶数串和奇数串之中，所述偶数串电连接到被共享的所述位线， 其中，在执行所述奇数页编程中，所述ー对偶数串和奇数串之中的所述奇数串电连接到被共享的所述位线。9.一种用于操作非易失性存储器件的方法，所述非易失性存储器件包括位线和源极线，所述位线与所述源极线交替地彼此平行布置；以及偶数串和奇数串，所述偶数串和所述奇数串交替地布置在所述位线与所述源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管，其中所述漏极选择晶体管包括结构与所述存储器晶体管相同的第一漏极选择晶体管以及结构与所述源极选择晶体管相同的第二漏极选择晶体管，所述方法包括 通过将所述偶数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述奇数串的第二漏极选择晶体管关断，对属于所述偶数串且要读取的存储器晶体管执行偶数页读取；以及 通过将所述奇数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述偶数串的第二漏极选择晶体管关断，对属于所述奇数串且要读取的存储器晶体管执行奇数页读取。10.如权利要求9所述的方法，还包括 在执行所述偶数页读取之前，通过将所述偶数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述奇数串的第二漏极选择晶体管关断，对属于所述偶数串且要编程的存储器晶体管执行偶数页编程；以及 在执行所述奇数页读取之前，通过将所述奇数串的第一漏极选择晶体管和第二漏极选择晶体管导通并将所述偶数串的第二漏极选择晶体管关断，对属于所述奇数串且要编程的存储器晶体管执行奇数页编程。11.如权利要求9所述的方法，其中，执行...

【专利技术属性】
技术研发人员：李南宰，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：