包括两个半导体芯片的器件及其制造制造技术

本发明专利技术涉及包括两个半导体芯片的器件及其制造。一种器件包括：第一半导体芯片，在第一面上具有第一接触垫；以及第二半导体芯片，在第一面上具有第一接触垫。所述第二半导体芯片被放置在所述第一半导体芯片之上，其中，所述第一半导体芯片的第一面面向所述第二半导体芯片的第一面。唯一导电材料层被布置在所述第一半导体芯片与所述第二半导体芯片之间。唯一导电材料层将所述第一半导体芯片的第一接触垫电耦合至所述第二半导体芯片的第一接触垫。

【技术实现步骤摘要】
方法
本专利技术的实施例涉及一种包括两个半导体芯片的器件。本专利技术的实施例还涉及一种制造包括两个半导体芯片的器件的方法。
技术介绍
对于高度系统集成来说，将集成电路、传感器、微机械设备或其他组件一个堆叠到另一个上是有益的。在器件内将越多组件堆叠在彼此之上，在电路板上就需要越少的面积来布置该器件。附图说明附图被包括进来以提供对实施例的进一步理解，并且并入本说明书并构成本说明的一部分。附图示意了实施例并与该描述一起用于解释实施例的原理。其他实施例以及实施例的许多预期优势将随着通过参照以下详细描述变得更好理解而被容易地认识到。附图的元素不必相对于彼此按比例绘制。相似的参考标记表示对应的类似部分。图I示意性地示出了包括堆叠在彼此上的两个半导体芯片的器件的一个实施例的横截面视图2A-2I示意性地示出了一种制造器件的方法的一个实施例的俯视图和横截面视图， 该方法包括将若干半导体芯片堆叠在彼此上以及将介电箔层压在半导体芯片上；图3示意性地示出了包括电路板和在电路板上安装的器件的系统的一个实施例的横截面视图4不出了半桥电路的基本电路；图5A- 示意性地示出了一种制造器件的方法的一个实施例的横截面视图，该方法包括将若干半导体芯片堆叠在彼此上以及通过电沉积(galvanic deposition)来产生外部接触元件；图6A-6D示意性地示出了一种制造器件的方法的一个实施例的横截面视图，该方法包括将若干半导体芯片堆叠在结构化引线框上；图7示意性地示出了包括电路板和在电路板上安装的器件的系统的一个实施例的横截面视图8A-8D示意性地示出了一种制造器件的方法的一个实施例的横截面视图，该方法包括将若干半导体芯片堆叠在引线框上以及通过使用接合线将半导体芯片耦合至引线框；以及图9示意性地示出了包括电路板和在电路板上安装的器件的系统的一个实施例的横截面视图。具体实施例方式在以下详细描述中，参照了附图，这些附图形成以下详细描述的一部分，并且其中以示意的方式示出了可实施本专利技术的具体实施例。在这一点上，参照所描述的附图的定向， 使用了方向性术语，如“顶”、“底”、“前”、“后”、“首”、“尾”等等。由于实施例的组件可以以多个不同定向而定位，因此方向性术语用于示意的目的而决不进行限制。应当理解，在不脱离本专利技术的范围的前提下，可以利用其他实施例并且可以进行结构上或逻辑上的改变。因此，以下详细描述不应视为具有限制意义，并且本专利技术的范围由所附权利要求限定。应当理解，这里描述的各个示例性实施例的特征可以相互组合，除非另有具体说明。本说明书中所采用的术语“耦合的”和/或“电耦合的”并不意在表示元件必须直接耦合在一起；可以在“耦合的”或“电耦合的”元件之间提供介于其间的元件。以下描述包含一个或多个半导体芯片的器件。半导体芯片可以具有不同类型，可以利用不同技术而制造，并可以包括例如集成电路、光电电路或机电电路或者无源电路。例如，集成电路可以被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储电路或集成无源电路。此外，半导体芯片可以被配置为所谓的MEMS (微机电系统) 并可以包括微机 械结构，如桥、膜、舌结构。半导体芯片可以被配置为传感器或促动器，例如压力传感器、加速度传感器、旋转传感器、磁场传感器、电磁场传感器、麦克风等。半导体芯片不需要由特定半导体材料(如Si、SiC、SiGe、GaAs)制造，并且此外可以包含非半导体的无机和/或有机材料(如绝缘体、塑料或金属)。此外，半导体芯片可以是封装的或未封装的。特别地，可以涉及具有垂直结构的半导体芯片，S卩，半导体芯片可以被制造为使得电流可以沿与半导体芯片的主表面垂直的方向流经半导体材料。具有垂直结构的半导体芯片可以具有特别处于其两个主面上(即，处于其顶侧和底侧)的接触垫。换言之，具有垂直结构的半导体芯片具有有源顶侧和有源底侧。特别地，功率半导体芯片可以具有垂直结构。 例如，垂直功率半导体芯片可以被配置为功率MOSFET (金属氧化物半导体场效应晶体管)、 IGBT (绝缘栅双极晶体管)、JFET (结型栅场效应晶体管)、功率双极晶体管或功率二极管。 作为示例，功率MOSFET的源电极和栅电极可以位于一个主面上，而功率MOSFET的漏电极布置于另一个主面上。此外，以下描述的器件可以包括用于对功率半导体芯片进行控制的集成电路。半导体芯片可以具有允许与半导体芯片中包括的集成电路进行电接触的接触垫 (或者接触元件或电极)。接触垫可以包括施加于半导体芯片的半导体材料的一个或多个金属层。金属层可以利用任何期望的几何形状和任何期望的材料成分而制造。例如，金属层可以具有覆盖一区域的层的形式。任何期望的金属或金属合金(例如铝、钛、金、银、铜、钯、 钼、镍、铬或镍钒)可以用作材料。金属层不需要是同质的或由仅一种材料制造，即，金属层中可能包含各种成分和浓度的材料。以下描述的器件可以包含堆叠在彼此之上的两个半导体芯片。唯一(exactly one)导电材料层可以布置在两个半导体芯片之间。导电材料可以由焊接材料、导电粘合剂和金属纳米粒子之一构成。在一个实施例中，导电材料包含不同组分，例如在粘合剂的情况下的树脂和金属粒子，但是，这些组分均匀地分布在所述唯一层之上。半导体芯片或半导体芯片的至少部分可以利用介电材料或层压材料而覆盖。该材料可以覆盖器件的组件的任何数目的表面的任意一小部分。介电材料可以是任何适当的层压料(预浸料(prepreg))、硬质塑料、热塑性或热固性材料，并可以包含填充材料。可以采用各种技术，利用介电材料(例如，层压、压缩成型、注射成型、粉末成型或液体成型)来覆盖半导体芯片。可以使用热量和/或压力来施加介电材料。 介电材料可以提供各种功能。例如，其可以用于将器件的组件彼此电绝缘和/或与外部组件电绝缘，而介电材料还可以用作用于安装其他组件(如布线层)的平台。介电材料可以用于产生扇出类型的封装。在扇出类型的封装中，外部接触元件和/或将半导体芯片连接至外部接触元件的导体迹线中的至少一些横向地(lateral Iy)位于半导体芯片的轮廓外，或者至少与半导体芯片的轮廓交叉。因此，在扇出类型的封装中，典型地(附加地)，半导体芯片的封装的外围部分用于将该封装电接合至外部应用，如应用板等。相对于半导体芯片的覆盖区，包围半导体芯片的封装的该外部部分有效地扩大了封装的接触面积，从而导致针对后续加工(例如第二级组装)在封装垫大小和间距方面的约束放宽。以下描述的器件包括外部接触元件，其可以具有任何形状、大小和材料。外部接触元件是可从器件外接近的，从而允许从器件外与半导体芯片进行电接触。此外，外部接触元件可以进行热传导，并可以用作用于耗散由半导体芯片生成的热量的散热器。外部接触元件可以由任何期望的导电材料构成。外部接触元件可以包括外部接触垫。焊接材料可以沉积在外部接触垫上。焊接材料可以具有焊球的形状，并可以例如由SnPb、SnAg> SnAgCu> SnAgCuNi、SnAu、SnCu 和 / 或 SnBi 构成。图I示意性地示出了器件100的横截面视图。器件100包括第一半导体芯片10， 第一半导体芯片10具有第一面11和在第一面11上布置的第一接触垫12。此外，器件100 包括第二半导体芯片14，第本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：H埃韦，S兰多，J马勒，A普吕克尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：