半导体封装及其制造方法技术

本发明专利技术提供一种半导体封装及其制造方法。在一个实施方式中，为了制造半导体封装，提供其中制造有半导体芯片的晶片。散热层形成在整个晶片上方。散热层接触半导体芯片的顶表面。之后，从晶片分割多个半导体芯片。

【技术实现步骤摘要】
半导体封装及其制造方法
本公开在此涉及半导体，更具体地，涉及半导体封装及其制造方法。
技术介绍
集成电路封装技术不断提高以满足对于半导体封装小型化和更高的安装可靠性的需求。特别地，提高安装工艺的效率以及提高在安装之后的机械和电可靠性已成为半导体产业的重要目标。如果处理不当，由于半导体器件操作期间的大功率消耗所引起的过量热生成会使半导体封装的可靠性退化。
技术实现思路
本公开提供一种具有提高的可靠性的半导体封装及其制造方法。在一个实施方式中，一种制造半导体封装的方法包括：提供在其中制造有半导体芯片的晶片；在晶片上方形成散热层，该散热层接触半导体芯片的顶表面；以及之后，由该晶片分割(singulating)多个半导体芯片。附图说明包括附图以提供对本专利技术构思的进一步理解，并且附图结合入本说明书中且组成本说明书的一部分。附图示出本专利技术构思的示例性实施方式，并且与说明一起，用于解释本专利技术构思的原理。在图中：图1A至图1K是剖视图，示出根据本专利技术构思的一实施方式的半导体封装的制造方法；图1L是根据本专利技术构思的一实施方式的半导体封装的制造方法中散热层的透视图；图1M是流程图，示出本专利技术构思的一实施方式的半导体封装的制造方法；图1N是剖视图，示出本专利技术构思的一实施方式的半导体封装的制造方法；图2A至图2F是剖视图，示出根据本专利技术构思的另一实施方式的半导体封装的制造方法；图2G和图2H是根据本专利技术构思的又一实施方式的半导体封装的制造方法中散热层的透视图；图3A至图3E是剖视图，示出根据本专利技术构思的再一实施方式的半导体封装的制造方法；图4A至图4G是剖视图，示出根据本专利技术构思的一实施方式的半导体封装的制造方法；图5A至图5E是剖视图，示出根据本专利技术构思的另一实施方式的半导体封装的制造方法；图6A是方框图，示出具有根据本专利技术构思的一个或多个实施方式的半导体封装的存储卡；图6B是方框图，示出具有根据本专利技术构思的一个或多个实施方式的应用的半导体封装的信息处理系统；以及图6C是根据本专利技术构思的一实施方式的存储卡的方框图。具体实施方式在下文中，将参考附图详细描述本专利技术构思的示例性实施方式。将参考附图在以下更详细地描述本专利技术构思的示例性实施方式。然而，本专利技术构思可以以不同形式实现且不应被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并且将向本领域的技术人员全面传达本专利技术构思的范围。在本说明书中使用的术语仅用于说明具体实施方式，且不旨在限制本专利技术构思。以单数形式使用的表述包括复数表述，除非在上下文中具有清楚地不同含义。在本说明书中，将理解，术语诸如“包括”或“具有”等旨在表明在该说明书中所公开的特征、数字、步骤、动作、组分、部件或其组合的存在，不旨在排除一个或多个其它特征、数字、步骤、动作、组分、部件或其组合可能存在或可能被添加的可能性。除非另外地定义，在此使用的所有术语(包括技术和科学术语)具有与本专利技术构思所属的领域中的普通技术人员通常理解的相同含义。还将理解，术语(诸如在通常使用的字典中所定义的那些)应被理解为具有与在相关领域的背景中的含义一致的含义，将不被理解为理想化或过度正式的意义，除非在此清楚地如此定义。实施方式1图1A至图1K是剖视图，示出根据本专利技术构思的一实施方式的半导体封装的制造方法。图1L是根据本专利技术构思的另一实施方式的半导体封装的制造方法中散热层的透视图。参考图1A，第二半导体芯片(chip)200可以层叠在第一半导体芯片100上。可以提供载体90以容易地操作(handle)第一和第二半导体芯片100和200并减少翘曲和/或损坏。作为一个示例，第一半导体芯片100可以利用插置在其间的粘合层95安装在载体90上以及第二半导体芯片200可以层叠在第一半导体芯片100上。载体90可以包括硅、金属、玻璃等等。第一半导体芯片100和第二半导体芯片200可以是相同的芯片或不同的芯片。作为一个示例，第一半导体芯片100可以是逻辑芯片以及第二半导体芯片200可以是存储器芯片，反之亦然。第一半导体芯片100可以是包括在晶片中没有被分割(即，处于晶片级)的半导体芯片。因此，当半导体芯片在分割之前包括在晶片中时，半导体芯片100可以被称为处于晶片级。另一方面，第二半导体芯片200可以被称为处于芯片级，即，第二半导体芯片200是分割后的半导体芯片或裸片(die)。根据一个实施方式，芯片级的多个存储芯片200可以层叠在晶片级的第一半导体芯片100上。如果第二半导体芯片200(之前已经确定为合格裸片(knowngooddie，KGD))被提供在第一半导体芯片100上，则可以提高总产率。外部连接端子诸如焊球110可以提供在第一半导体芯片100上。焊球110可以将逻辑和存储芯片100和200电连接到诸如图1J的印刷电路基板80的电器件。第一半导体芯片100和第二半导体芯片200可以通过导电凸块(bump)或导电球诸如焊球210电互连，其将参考图1B或1C随后描述。根据该应用，围绕焊球210的下填充层250可以提供在第一半导体芯片100和第二半导体芯片200之间以改善焊球210的焊接可靠性。参考图1B，第一半导体芯片100可以以面朝上方式提供，在其中具有逻辑电路100c的有源(active)表面100f可以面朝上而相反的非有源表面100b可以面朝下。焊球110可以附接到第一半导体芯片100的非有源表面100b。第一半导体芯片100可以包括用于电连接焊球110与逻辑电路100c的穿孔102诸如穿过硅通孔(TSV)。在图1B中，穿孔102直接耦接到逻辑电路100c。然而，可以存在形成于穿孔102与逻辑电路100c之间的额外的导电图案。在一些实施方式中，第一半导体芯片100可以包括用于电连接焊球210与逻辑电路100c的连接图案103诸如金属线、通孔(via)和/或焊盘(bondingpad)。作为另一示例，第一半导体芯片100可以以面朝下的方式提供，在其中有源表面100f面朝下且非有源表面100b面朝上。第二半导体芯片200可以使用各种互连方法诸如倒装芯片技术电接合到第一半导体芯片100。例如，第二半导体芯片200可以层叠在第一半导体芯片100上，在其中第二半导体芯片200的具有存储电路200c的有源表面200f可以面朝下以面对第一半导体芯片100的有源表面100f且与有源表面200f相反的非有源表面200b可以面朝上。因为电连接到存储电路200c的焊球210连接到第一半导体芯片100的连接图案103，所以第一半导体芯片100和第二半导体芯片200可以彼此电连接。参考图1C，第二半导体芯片200可以以面朝上方式层叠在第一半导体芯片100上，其中第一半导体芯片100可以面朝上或者面朝下地布置。例如，有源表面200f可以面朝上以及非有源表面200b可以面朝下。第二半导体芯片200可以包括用于电连接存储电路200c与焊球210的通孔202诸如TSV。参考图1D，可以形成暴露第二半导体芯片200顶表面200s的平坦化模制层(moldinglayer)350。例如，具有足以覆盖第二半导体芯片200的厚度的模制层300(通过虚线示出)可以由封装材料诸如环氧树脂模制化合物(EMC)形成。模制层300可以使用压模(compres本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.31 KR 10-2010-0139991;2011.09.17 US 13/2351.一种制造半导体层叠封装的方法，该方法包括：在包括多个第一半导体芯片的晶片上方提供多个分离的第二半导体芯片；形成接触所述第二半导体芯片的顶表面的至少一部分的散热层；以及其后，从所述晶片分割所述多个第一半导体芯片以形成多个芯片叠层，其中所述多个分离的第二半导体芯片层叠在所述分割后的第一半导体芯片中的相应的第一半导体芯片上，其中所述散热层包括第一金属层以及形成在所述第一金属层上的第二金属层，其中所述第一金属层形成为跨越所述第二半导体芯片的宽度的实质上连续的层，并且其中所述第二金属层形成为在分别设置于所述第二半导体芯片上的分段之间具有间隙，使得在分割步骤之后所述第二金属层覆盖所述第一金属层，除了所述第一金属层的边缘之外。2.根据权利要求1所述的方法，其中所述散热层不包含聚合物。3.根据权利要求1所述的方法，该方法还包括：利用压模形成模制层以覆盖所述第一半导体芯片和所述第二半导体芯片；以及通过去除所述模制层的至少一部分暴露所述多个第二半导体芯片的顶表面。4.根据权利要求3所述的方法，其中暴露所述多个第二半导体芯片的顶表面包括同时研磨所述模制层和所述第二半导体芯片。5.根据权利要求4所述的方法，其中暴露所述第二半导体芯片的所述顶表面包括暴露所述第二半导体芯片的实质上整个顶表面。6.根据权利要求1所述的方法，其中所述第一金属层包括从Ti、Cr、Ta、Ni、TiW、其组合、或其合金选出的材料，其中所述第二金属层包括Cu。7.根据权利要求6所述的方法，其中所述散热层还包括覆盖所述第二金属层的第三金属层，其中所述第三金属层包括Ni或Ni/Au。8.根据权利要求3所述的方法，其中所述第二金属层形成为在覆盖所述模制层的所述第二金属层的分段之间具有间隙。9.根据权利要求1所述的方法，还包括利用插置在其间的粘合层在载体上附接所述多个第一半导体芯片。10.根据权利要求1所述的方法，其中形成所述散热层包括利用选自镀膜、化学气相沉积、物理气相沉积、原子层沉积或软光刻的技术。11.根据权利要求1所述的方法，其中形成所述散热层包括形成籽晶层作为所述第一金属层以及在该籽晶层上形成作为所述第二金属层的纳米管层。12.一种制造半导体封装的方法，所述方法包括：提供在其中制造有多个半导体芯片的晶片；在所述晶片上方形成散热层，所述散热层接触所述半导体芯片的顶表面；以及其后，从所述晶片分割所述多个半导体芯片，其中所述散热层包括第一金属层以及形成在所述第一金属层上的第二金属层，其中所述第一金属层形成为跨越所述半导体芯片的宽度的实质上连续的层，并且其中所述第二金属层形成为在分别设置于所述半导体芯片上的分段之间具有间隙，使得在分割步骤之后所述第二金属层覆盖所述第一金属层，除了所述第一金属层的边缘之外。13.根据权利要求12所述的方法，其中形成所述散热层而在所述散热层与所述半导体芯片之间没有粘合层。14.根据权利要求12所述的方法，其中所述散热层包括阻挡层以及形成在所述阻挡层上的导电层，导电层通过在阻挡层上形成籽晶层以及形成覆盖所述籽晶层的金属层而形成。15.根据权利要求14所述的方法，其中所述籽晶层包括Cu以及所述金属层包括Cu。16.根据权利要求14所述的方法，其中所述籽晶层包括Au以及所述金属层包括Au。17.一种形成半导体封装的方法，所述方法包括：在相应的第一半导体芯片上方提供第二半导体芯片；以及形成接触所述第二半导体芯片的顶表面和侧壁的散热层，其中所述散热层包括第一金属层以及形成在所述第一金属层上的第二金属层，其中所述第一金属层形成为跨越所述第二半导体芯片的宽度的实质上连续的层，并且其中所述第二金属层形成为在分别设置于所述第二半导体芯片上的分段之间具有间隙。18.根据权利要求17所述的方法，还包括形成覆盖包括所述散热层的所得结构的模制层。19.根据权利要求18所述的方法，还包括：平坦化所述模制层以暴露所述散热层的顶表面。20.根据权利要求19所述的方法，其中所述散热层的所述顶表面与所述平坦化模制层的顶表面实质上共面。21.根据权利要求18所述的方法，还包括形成延伸穿过所述第二半导体芯片并耦接到所述散热层的穿孔。22.根据权利要求18所述的方法，其中所述散热层直接接触所述第一半导体芯片的所述顶表面。23.根据权利要求22所述的方法，还包括形成穿过相应的所述第一半导体芯片而延伸的穿孔，其中所述穿孔耦接到所述散热层的一部分，在该部分散热层处所述散热层与相应的所述第一半导体芯片的所述顶表面接触。24.一种形成半导体封装的方法，所述方法包括：提供覆盖第一半导体芯片的第二半导体芯片，该第一半导体芯片具有穿过其至少一部...

【专利技术属性】
技术研发人员：崔银景，郑世泳，崔光喆，闵台洪，李忠善，金晶焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：