本发明专利技术公开一种具有延伸引脚的半导体封装件及其制作方法。半导体封装件具有一管芯座、一管芯设置于该管芯座上、至少一引脚设置在该管芯座旁以及一封胶体。该引脚具有一延伸部，而该延伸部的一下表面与该管芯座的一上表面部分重叠。该封胶体包覆该管芯、该管芯座、该引脚以及该延伸部，且该封胶体的一侧面与该引脚的一侧面共平面。
【技术实现步骤摘要】
本专利技术涉及一种半导体封装件，且特别是涉及一种具有延伸引脚的半导体封装件。
技术介绍
四方扁平封装无引脚型(Quad Flat No-lead type ；QFN)封装具多种优点，包括引线电感减小、占用面积(footprint)尺寸小、更薄且信号传输速度更快。因此，QFN封装相当适用于具有高频(例如，射频频宽)传输的芯片封装。一般QFN封装若要提升散热效率，可以增加管芯座与外界空气接触的面积，但是， 如此一来，环绕于管芯座且与管芯座共平面的引脚，与管芯的距离将会加大，导致焊线长度也须增长而影响电性效能。若要有良好的电性效能，则必须避免焊线长度过长，也就是需要缩短引脚与管芯的距离，但是，如此一来，管芯座与外界空气接触的面积将会变小，导致散热效率不佳。因此，业界正亟于发展具良好散热效率及高电性效能要求的QFN封装。
技术实现思路
本专利技术的目的在于提供一种半导体封装件及其制作方法，其的设计是在无需缩减引脚数的情况下，通过加大管芯座(die pad)的设计，提高封装的导热散热效果。为达上述目的，本专利技术提供一种半导体封装件，其具有一管芯座、设置于该管芯座上的一管芯、设置在该管芯座旁至少一引脚以及一封胶体。该引脚具有一延伸部，而该延伸部的一下表面与该管芯座的一上表面部分重叠。该封胶体包覆该管芯、该管芯座、该引脚以及该延伸部，且该封胶体的一侧面与该引脚的一侧面共平面。本专利技术还提供一种半导体封装件的制作方法。先提供一载体，设置一金属架于该载体上，且该金属架具有多个管芯座。设置一导线架在该载体上，且该导线架具有多个引脚及多个引脚延伸部，该些引脚延伸部的一下表面与该些管芯座的一上表面部分重叠，但该导线架不与该金属架物理接触。设置多个管芯于对应的该些管芯座上后，设置多个电连接件(electrical connector)于该些管芯和该些延伸部之间。提供一封胶体，包覆该些管芯、 该金属架、该些电连接件点及该导线架。移除该载体、切割该封胶体、该金属架及导线架，以单体化该些管芯。本专利技术还提供一种半导体封装件的制作方法。先提供一载体，以矩阵方式设置多个金属板于该载体上。设置一导线架在该载体上，且该导线架具有多个引脚及多个引脚延伸部，该些引脚延伸部的一下表面与该些金属板的一上表面部分重叠，但该导线架不与该些金属板物理接触。设置多个管芯于对应的该些金属板上后，设置多个电连接件 (electrical connector)于该些管芯和该些延伸部之间。提供一封胶体，包覆该些管芯、该些金属板、该些电连接件点及该导线架。移除该载体、切割该封胶体及导线架，以单体化该些管芯。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，幷配合所附附图作详细说明如下。附图说明图IA为本专利技术的一实施例的一种半导体封装件的剖面示意图；图IB为本专利技术的另一实施例的一种半导体封装件的剖面示意图；图2A至图2F为本专利技术的一实施例的一种半导体封装件的制作流程剖面示意图；图3A至图3E为本专利技术的另一实施例的一种半导体封装件的制作流程剖面示意图。主要元件符号说明10、20:半导体封装件12:导线架100:胶带101 粘着层110:金属层110A、1 IOB 金属区块图案/管芯座113a、123a 上表面113b、122b、123b 下表面Illa:中央突起区块Illb:周围延伸区块112粘胶框120引脚122引脚基部123引脚延伸部130管芯132辉垫140辉线142导电凸块150封胶体具体实施例方式请参照图1A，其为本专利技术的一实施例的一种半导体封装件的剖面示意图。半导体封装件10包括一管芯座110A、一管芯130、至少一引脚120、至少一焊线140以及一封胶体 150。管芯座IlOA具有一上表面113a及一相对应的下表面113b，管芯座IlOA材质可例如铜或铝合金，其厚度约为50微米。弓丨脚120与管芯座IlOA成形于不相同的基材，引脚120材质可是例如铜或铝合金，其与管芯座IlOA的材质可以相同也可以不同。引脚120包括基部122与位于其上的延伸部123。基部122具厚度hi至少大于200微米，而延伸部123的厚度h2约为50微米，延伸部123的长度大于其下基部122的长度且往管芯130方向延伸。引脚120围绕着管芯座 IlOA周围排列，基部122与管芯座IlOA具有一间距dl至少约为100微米。基部122的下表面122b与管芯座IlOA的下表面11 共平面。延伸部123具有一上表面123a及一相对应的下表面123b，延伸部123的下表面 12 会部分与管芯座IlOA的上表面113a重叠，且延伸部123的下表面12 与管芯座IlOA 的上表面113a存在一间距d2约为30微米。选择性地，芯片封装10更可包括一粘胶框 112位在延伸部123与管芯座IlOA之间的间隔，可避免焊线过程中，延伸部123与管芯座 IlOA直接接触而导致短路，幷可强化此半导体封装件的机械强度，粘胶框112材质可例如为非导电粘胶。延伸部123与管芯座IlOA具有一间距d3至少大于100微米。芯片130可为一半导体芯片或半导体元件，其例如是晶体管、射频 (Radio-FrequencyjRF)芯片或发光二极管(LED)。其通过一胶体(例如是银胶或其他适当的胶材)与管芯座IlOA的上表面113a连接。焊线140为一电连接件，连接芯片130与引脚120的延伸部123，其材质不限定为金线，也可例如为铜线或铜钯线。封胶体150包覆芯片130与焊线140并填满管芯座IlOA与引脚120之间的空隙。 封胶体150暴露出管芯座IlOA的下表面11 可帮助增加散热效率。封胶体150的一侧面 150c与引脚120的一侧面120c实质上共平面。请参考图1B，其为本专利技术的另一实施例的一种半导体封装件的剖面示意图。半导体封装件20其与半导体封装件10大致相同，其不同之处在于管芯130以倒装方式通过多个导电凸块142与引脚120的延伸部123电连接，亦即导电凸块142为一电连接件。管芯垫IlOB为一导电凸块形状。管芯垫IlOB包括位于中央的中央突起区块Illa与环绕其四周的周围延伸区块 111b。管芯垫IlOB具有一上表面113a，其与延伸部123的上表面123a共平面，以利于芯片130通过导电凸块142配置于管芯垫IlOB上且与延伸部123电性连结。封胶体150包覆芯片130并填满导电凸块142、管芯垫IlOB与延伸部123之间的空隙。图2A至图2F绘示依照本专利技术的一实施例的一种半导体封装件的制作流程剖面示意图。参考图2A，首先，提供一胶带100，其中胶带100上具有一感压性粘着层101，粘着层 101例如是一热固性粘胶层。参考图2B，形成一金属层110于粘着层101的上表面IOla上，覆盖住部分粘着层 101。金属层110的材质例如是铜或铝合金金属。形成金属层110的方法例如以贴附方式将铜箔或铝合金层粘至粘着层上表面IOla上。金属层110并不一定需为一连续层而可包括不连续、离散的多个图案，此处金属层110至少包括多个不相连的金属区块图案110A，其排列位置对应于后续贴附的导线架12设计。单一金属区块图案实际可视为一金属片/板， 多个金属区块图案可以采矩阵阵列式排列于胶带100上，其排列是互补对应于导线架引本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：金锡奉，李瑜镛，韩仁圭，尹妍霰，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。