MOS晶体管及其形成方法技术

一种MOS晶体管及其形成方法，形成MOS晶体管的方法包括：提供半导体衬底；图形化所述半导体衬底，形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；在所述半导体材料表面上形成栅极结构，所述栅极结构包括：栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。本发明专利技术可以防止漏电流的产生，或者至少可以减小漏电流。而且，形成氧化层的工艺简单，容易控制。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及形成MOS晶体管及其方法。
技术介绍
MOS晶体管包括栅极，栅极和衬底之间的栅介质层，源区和漏区，且源区和漏区容易产生漏电流。该漏电流的存在会影响最终形成的半导体器件的性能。公开号为“US7572712B2”的美国专利公开了一种形成NMOS晶体管的方法。图Ia 图Ie为现有技术形成MOS晶体管方法的剖面结构示意图。参考图la，提供半导体衬底10，在所述导体衬底10上形成氧化硅层11和氮化硅层12，所述氧化硅层11位于所述半导体衬底10上，所述氮化硅层12位于所述氧化硅层11 上。利用光刻工艺图形化氧化硅层11和氮化硅层12，定义出凹槽的图形；以图形化的氧化硅层11和氮化硅层12为掩膜，刻蚀导体衬底10，形成凹槽13。参考图lb，填充应力材料，覆盖所述氮化硅层12的表面，并且填满凹槽13 ；之后， 利用化学机械平坦化(CMP)去除氮化硅层12的表面的应力材料，以及高出氮化硅层12的表面的凹槽13内的应力材料，在凹槽13内形成表面与氮化硅层12的表面相平的应力材料 14。参考图lc，以氮化硅层12为掩膜回刻应力材料14，使应力材料14的表面低于半导体衬底10的表面。参考图ld，利用外延生长法，沿应力材料14表面水平外延生长外延层15，外延层 15的表面与半导体衬底10的表面相平。外延层15的材料为硅、掺碳硅或者锗硅等其他半导体材料，外延层15在MOS晶体管结构中，作为源区和漏区之间的沟道。之后，参考图Ie并结合参考图ld，去除氮化硅层12和氧化硅层11。可以在外延层15的表面形成包括栅极16、栅介质层17以及侧墙18的栅极结构。以上所述的现有技术的形成MOS晶体管的方法，应力材料14作为隔离结构避免产生漏电流，或者至少可以降低产生的漏电流。然而，随着半导体技术的发展，器件的特征尺寸(CD)越来越小，因此在凹槽13内填充应力材料时，容易形成间隙，间隙的存在会影响外延层15的生长；而且，形成预定厚度的应力材料的方法复杂，需要先在沟槽内填满应力材料，然后利用CMP工艺去除高出氮化硅层12表面的应力材料，接着，进行回刻，去除凹槽13内一定高度的应力材料，最终形成预定高度的应力材料14，工艺复杂。
技术实现思路
本专利技术解决的问题是现有技术的形成MOS晶体管的方法，在形成沟道下的隔离结构时容易产生空隙；并且形成沟道下方隔离结构的工艺复杂。为解决上述问题，本专利技术提供一种形成MOS晶体管的方法，包括提供半导体衬底；图形化所述半导体衬底，形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。可选的，利用外延生长法在所述凹槽内形成半导体材料。可选的，所述外延生长法选自快速热化学气相沉积、超高真空化学气相沉积、分子束外延法其中之一。 可选的，在氧气氛围中，利用热氧化在所述凹槽底部形成氧化层。可选的，在氧气氛围中，利用等离子体氧化在所述凹槽底部形成氧化层。可选的，所述侧墙的材料为氮化硅。可选的，所述凹槽的深度为200埃-2000埃。可选的，所述凹槽的侧壁偏离底部的角度大于85°。可选的，所述氧化层的厚度为20埃-1000埃。可选的，所述图形化所述半导体衬底，形成凹槽包括在所述半导体衬底上形成硬掩膜层；图形化所述硬掩膜层，形成图形化的硬掩膜层，定义出凹槽的图形；以所述图形化的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成凹槽。可选的，所述硬掩膜层包括氧化硅层和氮化硅层，所述氧化硅层位于所述半导体衬底上，所述氮化硅层位于所述氧化硅层上。可选的，所述在所述凹槽的侧壁形成侧墙包括形成绝缘层，覆盖所述图形化的硬掩膜层的表面、所述凹槽的底部和侧壁；回刻去除所述图形化的硬掩膜层的表面和凹槽底部的绝缘层，在所述凹槽的侧壁形成侧墙。本专利技术还提供一种MOS晶体管，包括半导体衬底；凹槽，形成于所述半导体衬底；氧化层，形成于所述凹槽的底部；半导体材料，形成于所述凹槽内，且覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；栅极结构，形成于所述半导体材料表面上，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。可选的，包括所述凹槽的深度为200埃-2000埃。可选的，所述凹槽的侧壁偏离底部的角度大于85°。可选的，所述氧化层的厚度为20埃-1000埃。与现有技术相比，本专利技术具有以下优点本专利技术形成MOS晶体管的方法，在半导体衬底形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流；去除所述侧墙，在所述凹槽内形成半导体材料， 覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；之后，在氧化层上方的半导体材料上可以形成包括栅极和栅介质层的栅极结构。由于利用氧化的方法形成氧化层，因此不会在氧化层中形成间隙；而且，只需要控制氧化的温度、时间就可以控制氧化层的高度，因此形成工艺简单。本专利技术的MOS晶体管，在半导体衬底形成凹槽；在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流。附图说明图Ia 图Ie为现有技术形成MOS晶体管方法的剖面结构示意图。图2为本专利技术的具体实施方式的形成MOS晶体管的方法的流程图；图3a 图池为本专利技术具体实施例的形成MOS晶体管的方法的剖面结构示意图。具体实施例方式本专利技术具体实施方式的形成MOS晶体管的方法，在半导体衬底形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；之后，在氧化层上方的半导体材料上可以形成包括栅极和栅介质层的栅极结构。由于利用氧化的方法形成氧化层，因此不会在氧化层中形成间隙；而且，只需要控制氧化的温度、时间就可以控制氧化层的高度，因此形成工艺简单。为了使本领域的技术人员可以更好的理解本专利技术，下面结合附图详细说明本专利技术的具体实施方式。图2为本专利技术的具体实施方式的形成MOS晶体管的方法的流程图，参2，本专利技术具体实施方式的形成MOS晶体管的方法包括步骤S21，提供半导体衬底；步骤S22，图形化所述半导体衬底，形成凹槽；步骤S23，在所述凹槽的侧壁形成侧墙；步骤S24，氧化所述凹槽底部，在所述凹槽的底部形成氧化层；步骤S25，去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；步骤S26，在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。图3a 图池为本专利技术具体实施例的形成MOS晶体管的方法的剖面结构示意图， 为了使本领域技术人员可以更好的理解本专利技术具体实施方式的形成MOS晶体管的方法，下面结合具体实施例并结合参考图2和图3a 图池详细说明本专利技术具体实施方式的形成 M本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：