本发明专利技术涉及场效应晶体管，其具有栅极绝缘层、与所述栅极绝缘层相接的第1半导体结晶层以及与第1半导体结晶层晶格匹配或准晶格匹配的第2半导体结晶层，所述栅极绝缘层、所述第1半导体结晶层及所述第2半导体结晶层按照栅极绝缘层、第1半导体结晶层、第2半导体结晶层的顺序配置，所述第1半导体结晶层是Inx1Ga1-x1Asy1P1-y1(0＜x1≤1，0≤y1≤1)，所述第2半导体结晶层是Inx2Ga1-x2Asy2P1-y2(0≤x2≤1，0≤y2≤1，y2≠y1)，所述第1半导体结晶层的电子亲和力Ea1比所述第2半导体结晶层的电子亲和力Ea2小。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
将化合物半导体用于通道层的MISFET (金属 绝缘体 半导体场效应晶体管)，被期待作为适合于高频工作及大功率工作的开关设备。可是，如果在半导体和绝缘体的界面形成能级，则存在使载流子的移动度下降的问题。对于半导体和绝缘体的界面形成的能级 (本说明书中称为“界面能级”)的降低而言，根据非专利文献1的记载，有效方法是使用硫化物处理化合物半导体的表面。非专利文献1 :S. ArabAsz, et al.著，Vac. 80 卷(2006 年)，888 页专利技术所要解决的技术问题但是，希望能进一步降低界面能级。另外，界面能级即使存在，通过实施将该界面能级的影响抑制得很低的对策，也有望提高场效应晶体管的性能。本专利技术的目的就在于提供能够将界面能级的影响降到很低，具有高通道移动度的场效应晶体管。
技术实现思路
为了解决上述课题，在本专利技术的第1方式，提供一种场效应晶体管，其具有栅极绝缘层、与栅极绝缘层相接的第1半导体结晶层、以及与第1半导体结晶层晶格匹配或准晶格匹配的第2半导体结晶层；栅极绝缘层、第1半导体结晶层及所述第2半导体结晶层是按栅极绝缘层、第1半导体结晶层、第2半导体结晶层的顺序配置的；所述第1半导体结晶层是InxlGah1AsylPh1 (0 < xl ^ 1、0 ^ yl ^ 1)；第2半导体结晶层是 In^Ga^^As^P!^ (0彡x2彡1，0彡y2彡1，y2乒yl)，第1半导体结晶层的电子亲和力Eal 比第2半导体结晶层的电子亲和力Ea2小。作为第2 半导体结晶层，能举出 Inx2GaiI2Asy2Ph2 (0 ^ x2 ^ 1,0 ^ y2 ^ 1, y2 > yl)。第1半导体结晶层中的As原子浓度，比如是以下。场效应晶体管，优选还具有与第2半导体结晶层晶格匹配或准晶格匹配的第3半导体结晶层；第3半导体结晶层配置在第1半导体结晶层和第2半导体结晶层之间，第3半导体结晶层，比如是 Al^In^Ga^^^As^P^^ (0 < x3 < 1,0 ^ x4 < 1,0 < x3+x4 < 1，0 彡 y3 彡 1)，第 3 半导体结晶层的电子亲和力Ea3比第2半导体结晶层的电子亲和力Ea2小。场效应晶体管，还可以具有与所述栅极绝缘层相接的栅电极；栅电极、栅极绝缘层、以及第1半导体结晶层，按照栅电极，栅极绝缘层，第1半导体结晶层的顺序配置，优选栅极绝缘层和第1半导体结晶层满足以下的数学公式1的关系。(数1)( ε ！ . d0) / ( ε 0 . (I1) > ν/ δ其中，Cltl及ε C1表示被栅电极与第2半导体结晶层夹着的栅极下区域中的栅极绝缘层的厚度及相对介电常数，Cl1及ε工表示在栅极下区域中的第1半导体结晶层的厚度及相对介电常数，V表示上述场效应晶体管的阈值电压以上的对上述栅电极所施加的施加电压，δ = Ea2-Eal。并且，场效应晶体管，优选在第2半导体结晶层的至少一部分中包含显示P型的传导型的杂质。第2半导体结晶层，可以是比如与第1半导体结晶层相接且含显示P型的传导型的杂质的结晶层。另外，第2半导体结晶层，比如，可以具有与第1半导体结晶层相接且不含杂质的无掺杂层、以及与无掺杂层相接且包含显示P型的传导型的杂质的掺杂层。同时，上述掺杂层，也可以由显示P型的传导型的杂质的浓度互相不同的多层构成。该无掺杂层的厚度，作为一个例子是20nm以下。场效应晶体管还可以具有电子亲和力Ea4比第2半导体结晶层的电子亲和力Ea2小的第4半导体结晶层。栅极绝缘层、第2半导体结晶层及第4半导体结晶层，按栅极绝缘层， 第2半导体结晶层，第4半导体结晶层的顺序配置，第4半导体结晶层优选与第2半导体结晶层晶格匹配或准晶格匹配，第4半导体结晶层的电子亲和力Ea4比第2半导体结晶层的电子亲和力Ea2小，另外第4半导体结晶层优选包含显示P型的传导型的杂质。另外，场效应晶体管，还可以具有与栅极绝缘层相接的栅电极、源电极以及漏电极；优选栅电极、栅极绝缘层及第1半导体结晶层，按照栅电极、栅极绝缘层、第1半导体结晶层的顺序配置在第1方向上；栅电极、源电极及漏电极按照源电极、栅电极、漏电极的顺序配置在相对于第1方向垂直的第2方向上，在第1方向上邻接于栅电极的栅极下区域形成第1半导体结晶层，在源电极与栅极下区域之间、或在第1方向上邻接于源电极的源极下区域与栅极下区域之间不形成第1半导体结晶层，在漏电极和栅极下区域之间，或在第1方向上邻接于漏电极的漏极下区域和栅极下区域之间没有形成第1半导体结晶层。场效应晶体管，优选还具有用于支撑包含所述栅极绝缘层、所述第1半导体结晶层及所述第2半导体结晶层的层积构造体的基底基板；基底基板，比如是从由单结晶 GaAs构成的基板、由单结晶InP构成的基板、由单结晶Si构成的基板及SOI (Silicon on Insulator)基板构成的群中选择出的一种基板。场效应晶体管，优选还具有相接于栅极绝缘层的栅电极、源电极和漏电极，栅电极、栅极绝缘层、第1半导体结晶层及第2半导体结晶层，按照栅电极，栅极绝缘层，第1半导体结晶层，第2半导体结晶层的顺序配置于第1方向上，栅电极、源电极及漏电极，按照源电极，栅电极，漏电极的顺序，配置在垂直于第1方向的第2方向上，在第1方向上邻接于栅电极的栅极下区域，形成第1半导体结晶层及第2半导体结晶层，在第1方向上邻接于源电极的源极下区域，及在第1方向上邻接于漏电极的漏极下区域，形成第2半导体结晶层，在源极下区域和栅极下区域之间的第2半导体结晶层，以及漏极下区域和栅极下区域之间的第2半导体结晶层，掺杂用于生成载流子的杂原子；在源电极或源极下区域和栅极下区域之间的第1半导体结晶层，以及漏电极或漏极下区域和栅极下区域之间的第1半导体结晶层，也可以不掺杂生成所述载流子的杂原子。在本专利技术的第2方式中，提供半导体基板，具有基底基板、与基底基板相接的第2半导体结晶层、与第2半导体结晶层晶格匹配或准晶格匹配的第1半导体结晶层；第1半导体结晶层是InxlGah1AsylP1I1(C) < xl ^ 1,0彡yl彡1)，第2半导体结晶层是 In^Ga^^As^P!^ (0彡x2彡1，0彡y2彡1，y2乒yl)，第1半导体结晶层的电子亲和力Eal 比第2半导体结晶层的电子亲和力Ea2小。基底基板支撑包含第1半导体结晶层及第2半导体结晶层的层积构造体。第2 半导体结晶层，比如是 Ir^GauAs-Pw (0 ^ x2 ^ 1,0 ^ y2 ^ 1, y2 > yl)。第1半导体结晶层中的As原子浓度为以下。半导体基板，优选还包括与第2 半导体结晶层晶格匹配或准晶格匹配的第3半导体结晶层，第3半导体结晶层配置在所述第1半导体结晶层和所述第2半导体结晶层之间；作为第3半导体结晶层可以列举 Al^In^Ga^^^As^P^^ (0 < x3 < 1,0 ^ x4 < 1,0 < x3+x4 < 1，0 彡 y3 彡 1)，第 3 半导体结晶层的电子亲和力Ea3比第2半导体结晶层的电子亲和力Ea2小。另外，半导体基板中，最好在第2半导体结晶层的至少一部中包含显示P型的传导型的杂质。第2本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：秦雅彦，山田永，福原升，高木信一，竹中充，横山正史，安田哲二，卜部友二，宫田典幸，板谷太郎，石井裕之，
申请(专利权)人：住友化学株式会社，国立大学法人东京大学，独立行政法人产业技术综合研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。