一种半导体封装件及其制造方法以及走线基板及其制造方法。半导体封装件包括走线基板、芯片及多条引线。走线基板包括多条走线、多个导电柱、多个走线接垫及走线模塑化合物。导电柱形成于走线的下表面。走线模塑化合物包覆导电柱及走线，并暴露出导电柱的下表面及走线的上表面。芯片设于走线基板，引线电性连接芯片与走线接垫，走线接垫系不与导电柱重叠。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体涉及一种半导体封装件及半导体封装件的制造方法、以及走线基板及 走线基板的制造方法，且特别涉及一种具有提高的布线设计灵活性的半导体封装件及其制 造方法。
技术介绍
请参照图1，其绘示已知的方形扁平无引脚封装示意图。半导体封装件10包括芯 片12、引线框架14、多条引线16、芯片座18、芯片支撑柱20及粘接剂24。引线框架14位于 半导体封装件10的周边且暴露于半导体封装件10的底面，作为半导体封装件10的输出/ 输入接点。芯片12设于芯片座18上，芯片座支撑柱20用以支撑芯片座18，以增加半导体 封装件10的强度。然而，引线16延伸至半导体封装件10的周边，使引线16过长而增加短路风险。此 外，作为输出/输入接点的引线框架14只能设置于半导体封装件10的周边部位，限制了半 导体封装件10的输出/输入接点数目。因此，增加输出/输入接点的数量显著增加了半导 体封装件的尺寸。并且，作为输出/输入接点的引线框架14暴露在空气中，容易受到环境 的侵蚀。
技术实现思路
本专利技术系涉及一种半导体封装件及半导体封装件的制造方法、以及走线基板及走 线基板的制造方法。半导体封装件包括走线接垫、多条引线、多个导电柱及模塑化合物。走 线接垫可靠近芯片设置，使引线以最短距离连接芯片与走线接垫，降低串扰和短路风险。此 外，半导体封装件的走线接垫不限于只能设于半导体封装件的周边部位，因此半导体封装 件的输出/入接点的数目可大幅增加。并且，走线接垫及导电柱被保护在模塑化合物内部， 不易受到环境的侵蚀。根据本专利技术的第一方面，提出一种半导体封装件。半导体封装件包括走线基板、芯 片、多条引线及芯片模塑化合物。走线基板包括多条走线、多个导电柱、多个走线接垫及走 线模塑化合物。走线接垫设于走线上，导电柱对应地形成于走线上，走线接垫与对应的导 电柱沿着走线的延伸方向分开一距离。走线模塑化合物包覆导电柱及走线，并暴露出每个 导电柱的导电柱表面及每条走线的走线表面。芯片设于走线基板的露出走线上表面的表面 上。引线电性连接芯片与走线接垫。芯片模塑化合物设于走线基板上，芯片模塑化合物包 覆芯片及引线。根据本专利技术的第二方面，提出一种走线基板。走线基板用以设置芯片。走线基板 包括多条走线、多个导电柱、多个走线接垫及走线模塑化合物。导电柱对应地形成于走线 上。走线接垫对应地设于走线上，走线接垫与对应的导电柱沿着走线的延伸方向分开一距 离。走线模塑化合物包覆导电柱及走线，并暴露出每个导电柱的导电柱表面及每条走线的走线表面。根据本专利技术的第三方面，提出一种半导体封装件的制造方法。该制造方法包括以 下步骤。提供载具。形成多条走线于载具的下表面上。形成多个走线接垫于走线上。形成 多个导电柱于走线上，其中走线接垫与对应的导电柱沿着走线的延伸方向分开一距离。以 走线模塑化合物包覆导电柱及走线。研磨走线模塑化合物的底面，以暴露出每个导电柱的 导电柱表面。移除载具，以暴露出走线的走线表面，使导电柱、走线及走线模塑化合物一起 形成走线基板。设置芯片于走线基板的露出走线上表面的表面上。以多条引线电性连接芯 片与走线上表面。形成芯片模塑化合物于走线基板上，芯片模塑化合物包覆芯片及引线。根据本专利技术的第四方面，提出一种走线基板的制造方法。该制造方法包括以下步 骤。提供一载具。形成多条走线于载具的下表面上。形成多个导电柱于走线上。形成多个 走线接垫于走线上。走线接垫与对应的导电柱沿着走线的延伸方向分开一距离。以走线模 塑化合物包覆导电柱及走线、研磨走线模塑化合物的底面，以暴露出每个导电柱的导电柱 表面。移除载具，以暴露出走线的走线表面。由以下优选但非限制性的实施例的详细说明，本专利技术将更明显明易懂。参考附图 进行以下说明。附图说明图1显示通常已知的半导体封装件；图2A显示依照本专利技术第一实施例的半导体封装件；图2B显示依照本专利技术另一实施例的半导体封装件；图3A-3J显示制造图2A的半导体封装件的工艺；图4显示依照本专利技术第一实施例的半导体封装件的制造方法流程图；图5显示依照本专利技术第二实施例的半导体封装件；图6A-6C显示图5的半导体封装件的工艺；图7显示依照本专利技术第二实施例的半导体封装件的制造方法流程图；图8显示依照本专利技术第三实施例的半导体封装件；图9显示依照本专利技术第三实施例的半导体封装件的制造方法流程图；图10显示具有芯片座支撑柱的第三实施例的半导体封装件；图11显示依照本专利技术第四实施例的半导体封装件；图12显示依照本专利技术第四实施例的半导体封装件的制造方法流程图；图13显示具有走线支撑柱的本专利技术的实施例的半导体封装件；图14显示依照本专利技术第五实施例的半导体封装件；图15显示依照本专利技术第五实施例的半导体封装件的制造方法流程图；图16显示在制造过程中形成有绝缘层的本实施例的半导体封装件；图17显示本专利技术第六实施例的半导体封装件；图18显示依照本专利技术第六实施例的半导体封装件的制造方法流程图；图19显示第七实施例的半导体封装件；图20显示依照本专利技术第七实施例的半导体封装件的制造方法流程图；图21显示本专利技术另一实施例的半导体封装件；图22显示图2A的半导体封装件的底视图；图23显示依照本专利技术第八实施例的半导体封装件的底视图；图M显示第九实施例的半导体封装件；以及图25显示第十实施例的半导体封装件。具体实施例方式以下为了详细说明本专利技术公开了一些优选实施例。然而实施例所公开的内容以及 附图仅用于举例说明，并非用于限缩本专利技术保护范围。再者，以下实施例的图示亦省略不必 要的元件，以利清楚显示本专利技术的技术特征。第一实施例请参照图2A，其显示依照本专利技术第一实施例的半导体封装件。半导体封装件200 包括走线基板202、芯片204、多条引线206(优选金线)、芯片模塑化合物208 (优选模塑化 合物)及粘接剂236 (优选环氧聚合物)。走线基板202包括多条走线210 (优选铜走线)、 多个走线接垫248 (优选具有金镀层的铜接垫)、多个导电柱216 (优选铜柱)及走线模塑化 合物218(优选模塑化合物)。每条走线210具有相对应的走线下表面212与走线上表面214。走线接垫248形 成于走线上表面214上，导电柱216形成于走线下表面212上。走线模塑化合物218包覆 导电柱216及走线210，并暴露出每个导电柱216的导电柱下表面234及走线上表面214。 导电柱下表面234及走线上表面214彼此面对。优选地，走线210、走线接垫248及导电柱216的材料由铜制成，优选通过电镀形 成。优选地，走线上表面214、走线接垫248及导电柱下表面234可以用无电镀镍/无电镀 钯/浸金(ENEPIG)涂布，以作为表面保护及增加与另一构件的接合能力。在本实施例中，走线接垫248不与导电柱216重叠，即设置在同一走线210上的走 线接垫248与导电柱216沿着走线210的延伸方向(即图2A中的水平方向)分开一距离。走线接垫248靠近芯片204设置，使引线206以最短距离连接芯片204与走线接 垫对8，可降低引线206的串扰和短路风险。另外，更短的引线长度减小了制造成本。如图2A所示，半导体封装件200的走线接垫248不再限于只能设于半导体封装件 200的周边部位，走线接垫248优选地靠近芯片204配置。优选地本文档来自技高网...
【技术保护点】
１．一种半导体封装件，包括：走线基板，包括：多条走线；多个导电柱，对应地形成于所述走线上；多个走线接垫，对应地设于所述走线上，各所述走线接垫与各所述导电柱沿着所述走线的延伸方向分开一距离；及走线模塑化合物，包覆所述导电柱及所述走线，并暴露出各所述导电柱的导电柱表面及各所述走线的走线表面；芯片，设置于该走线基板上；多条引线，电性连接该芯片与所述走线；以及芯片模塑化合物，设于该走线基板上，该芯片模塑化合物包覆该芯片及所述引线。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：林少雄，
申请(专利权)人：先进封装技术私人有限公司，
类型：发明
国别省市：SG
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。