本发明专利技术提供一种半导体器件。在使用了自旋注入磁化反转的存储器中，沿着一条全局位线分离地配置多个写入驱动器，对一个全局位线设置一个读出放大器。在两个阵列和读出放大器中共享写入了“１”和“０”的参考单元。根据本发明专利技术，能够实现以小面积提供所需足够的写电流的阵列结构，实现符合ＴＭＲ元件的温度特性的参考单元结构。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件，尤其涉及在利用了磁阻变化的存储单元阵列中以小面积提供所需足够的写电流的方式、和考虑到温度特性的读出时稳定的参考单元的结构和动作。
技术介绍
在非易失性存储器中，利用了磁阻变化的MRAM(Magnetoresistive Random Access Memory 磁阻式随机存取存储器)有可能作为能高速工作且在实际应用中可改写无限多次的RAM。现有MRAM的单元结构由1个隧道磁阻元件TMR、用于读出的选择晶体管 MCT、写入字线WWL、位线BL以及源极线SL构成。如图34所示，在隧道磁阻元件TMR中至少有两个磁性层，其中，一层由自旋方向被固定的固定层PL构成，另一层由自旋方向相对于固定层设为平行状态、反平行状态这两种状态的自由层FL构成。在这些膜之间具有隧道阻挡膜TB。利用该自由层的自旋方向进行信息存储，在反平行状态下隧道磁阻元件的电阻为高阻状态，在平行状态下隧道磁阻元件的电阻为低阻状态。在读出动作中读取隧道磁阻元件TMR的电阻大小。而在改写动作中，使电流流经写入字线WffL和位线BL，此时利用在隧道磁阻元件TMR中激励的合成磁场来控制自由层的自旋方向。但是，在该改写方式中，随着隧道磁阻元件TMR的精细化，改写所需的磁场强度变大，因此存在流经写入字线和位线的电流也变大的问题。针对该问题，提出了一种自旋注入型RAM、SPRAM(Spin TransferTorque RAM 自旋转移力矩随机存储器)，其利用了通过使电流垂直地流过非专利文献1中所介绍的隧道磁阻元件TMR来改变自由层的自旋方向的自旋注入磁化反转技术。如图35所示，该改写方式能够利用与固定层PL、隧道阻挡膜TB、自由层FL垂直的方向的电流来控制自由层的自旋方向。在存储芯片中准备位线和源极线，在位线和源极线之间配置选择晶体管和隧道磁阻元件TMR，通过从位线向源极线流过电流或者从源极线向位线流过电流来进行改写。改写所需的电流与隧道磁阻元件TMR的大小成比例，因此能够实现精细化并且降低写电流，在可扩缩性方面是优异的。使用MgO作为隧道阻挡膜TB。专利文献1 日本特开2005-116923号公报:2005International Electron Device MeetingTechnical Digest Papers pp.473-47
技术实现思路
然而，在自旋注入型RAM中，其写电流、即将与信息对应的磁化方向反转所需的电流为每单元需要数十微安到500微安左右。因此，需要将该电流高效地施加到存储单元上的结构。即，在施加到存储单元上的驱动电路和连接驱动电路与存储单元而成为电流路径的位线、源极线的配置及其控制方式。尤其是位线、源极线具有电阻成分，因此在其中流过电流时产生电压降。需要采用抑制电压降、简洁且面积效率高的方式。此外，根据专利技术人的见解，如下所述，平行状态、反平行状态的各个电阻的温度依赖性不同。需要考虑到该问题的读出方式，需要在将存储单元组装到阵列中时使参考单元和各个电阻稳定地动作的方式。本专利技术所示的代表性的技术手段如下所述。(1)将位线和源极线做成层级构造，按低位的位线和源极线配置用于改写的驱动器，按高位的位线或源极线配置用于读出的读出放大器。也就是说，在位线中来说，在高位的位线的布线方向上分离地配置多个低位的位线和改写驱动器(电路)，对一条高位的位线设置一个读出放大器。此外，能够以阵列为中心将位线的驱动器和源极线的驱动器配置在相反侧。(2)使用了所存储的信息的与“1” “0”相当的、平行状态和反平行状态的两个单元，将该电流相加作为参考单元而使用，但通过在具有具备平行状态的参考单元的读出放大器的阵列，和具有具备反平行状态的参考单元的读出放大器的另一个阵列中，连接该电流路径而作出“1”和“0”的中间的状态。能够实现可稳定动作的半导体器件。附图说明图1是表示本专利技术第一实施例的图。图2是表示本专利技术第二实施例的图。图3是表示图1的结构例的读出动作例的图。图4是表示图1的结构例的写入动作例的图。图5是表示本专利技术第三实施例的图。图6是表示本专利技术第四实施例的图。图7是表示本专利技术第五实施例的图。图8是表示本专利技术第六实施例的图。图9是表示本专利技术第七实施例的图。图10是表示图9的结构例的读出动作例的图。 图11是表示图9的结构例的写入动作例的图。图12是表示在本专利技术中使用的存储单元的其他结构例的图。图13是表示在本专利技术中使用的存储单元的其他结构例的图。图14是表示在本专利技术中使用的存储单元阵列的布局的图。图15是图14的A-A'间的剖视图。图16是图14的B-B'间的剖视图。图17是表示本专利技术第八实施例的图。图18是表示图17的结构例的读出动作例的图。图19是表示图17和图18的实施例的效果例的图。图20是表示图17和图18的实施例的效果例的图。图21是表示图17和图18的实施例的效果例的图。图22是表示TMR元件的温度特性例的图。图23是表示TMR元件的温度特性例的图。图M是表示实现本专利技术的实施例的存储单元阵列的其他布局例的图。图25是图M的A-A'间的剖视图和周边电路的剖视图。图沈是图M WB-B'间的剖视图，C-C'间的剖视图。图27是表示实现本专利技术的实施例的存储单元阵列的其他布局例的图。图观是与图27的剖面构造的存储单元对应的电路图。图四是表示实现本专利技术的实施例的存储单元阵列的其他布局例的图。图30是表示实现本专利技术的实施例的存储单元阵列的其他布局例的图。图31是表示图30的存储单元阵列的动作例的图。图32是表示隧道磁阻元件TMR的其他结构例的图。图33是表示隧道磁阻元件TMR的其他结构例的图。图34是表示隧道磁阻元件TMR的结构例的图。图35是由自由层的自旋方向的电流进行控制的说明图。标号说明GB 高位位线、全局位线BL1、BL2 低位位线、局部位线SL1、SL2 低位源极线、局部源极线WB1、WB2、WS1、WS2 改写驱动器WSS1、WSS2 选择信号线SA/DL 读出放大器/改写锁存器SAA:启动信号YS =Y选择信号10:10 线MC11、MC12、MC21、MC22 存储单元Ml 选择晶体管Tl =TMR 元件W11、W12、W21、W22 字线SC、SC1、SC2、MC 存储单元Tl 隧道磁阻元件WE, WEU WEIB, WE2, WEP, WED 写入控制信号RE、REl 读出控制信号PC、PCl 位线预充电信号10:输入输出线Yl 列选择信号LTP、LTA:锁存输出SL 源极线SLC 源极线接触件BEC:下部电极接触件BL:位线BE:下部电极TMR:隧道磁阻元件GP :P型多晶硅栅极LP =P型扩散层FL :自由层TB 隧道膜PL:固定层GN :n型多晶硅栅极LN :n型扩散层PWEL :P型半导体区域NWEL :N型半导体区域P-Sub φ 型衬底具体实施例方式使用图1说明本专利技术的第一实施例。在本图中，MA是存储器阵列，MClU MC12、 MC2UMC22是存储单元，如MCll所示，各存储单元由选择晶体管Ml和TMR元件Tl构成。在本图中，选择晶体管Ml和TMR元件Tl在MCl 1、MC12的存储器阵列和MC21、MC22的存储器阵列中与下述的局部位线和局部源极线连接。此外，将作为代表的一个存储器本文档来自技高网...
【技术保护点】
１．一种半导体器件，其特征在于，包括第一存储器阵列、第二存储器阵列、全局位线以及读出放大器，其中，上述第一存储器阵列具有：多条第一字线；在与上述多条第一字线交叉的方向上布线的第一局部位线；配置在上述多条第一字线与上述第一局部位线的交点上的多个第一存储单元；以及与上述第一局部位线连接的第一位线驱动器，上述第二存储器阵列具有：多条第二字线；在与上述多条第二字线交叉的方向上布线的第二局部位线；配置在上述多条第二字线与上述第二局部位线的交点上的多个第二存储单元；以及与上述第二局部位线连接的第二位线驱动器，上述全局位线被通用设置在上述第一局部位线和上述第二局部位线上，上述读出放大器与上述全局位线连接，从上述多个第一存储单元和上述多个第二存储单元读出的信息通过上述全局位线而被输入至上述读出放大器，当向上述多个第一存储单元写入信息时，上述第一位线驱动器被激活，上述第二位线驱动器未被激活，当向上述多个第二存储单元写入信息时，上述第二位线驱动器被激活，上述第一位线驱动器未被激活。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：河原尊之，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。