一种隧穿晶体管结构及其制造方法技术

一种隧穿晶体管结构及其制造方法，在后栅集成工艺中，在栅极的高度方向上形成垂直结构的隧穿晶体管，其相反类型的掺杂区无需额外掩膜就可形成，而且完全集成于后栅工艺中，此外，由于伪栅极的高度决定晶体管的沟道长度，相比较由刻蚀工艺确定的沟道长度，本发明专利技术方法形成的沟道长度易得到更好的控制。

【技术实现步骤摘要】

本专利技术通常涉及一种半导体器件及其制造方法，具体来说，涉及一种的隧穿晶体管结构及其制造方法。
技术介绍
随着超大规模集成电路(VLSI)技术的发展，低能耗成为一个越来越重要的需求， 对于隧穿晶体管，由于能带穿隧效应，使其阈值斜率高于60mV/dec，从而隧穿晶体管成为解决低能耗问题的一个途径。对目前公开的大多数的隧穿晶体管结构大多数是非对称结构， 例如最近公开的一种隧穿晶体管结构(Ref. Bouucart, K. ；Ionescu, A.M.，ESSDERC 2007) 是一种非对称的平面结构，参考图1，需要形成相反掺杂类型的掺杂区100、110，这样不易集成于自对准形成对称结构掺杂区的CMOS工艺中，需要额外的掩膜来完成。因此，需要提出垂直结构的且易于集成到最先进的CMOS工艺中(如高K金属栅后栅工艺)的隧穿晶体管结构及其制造方法。
技术实现思路
鉴于上述问题，本专利技术提供了一种制造隧穿晶体管结构的方法，所述方法包括提供具有第一掺杂类型的半导体衬底，其中所述衬底包括由隔离区分隔的有源区；在所述半导体衬底上形成第一半导体层，其中所述第一半导体层内包括上部为第二掺杂类型的PN 结；在所述第一半导体层的两侧的衬底内形成具有第一掺杂类型的第一掺杂区，以及覆盖所述有源区形成层间介质层；去除所述第一半导体层的两端，暴露衬底以形成第一开口和第二开口 ；在所述第一和第二开口内分别形成第一栅极和第二栅极，其中所述第一和第二栅极包括栅介质层和栅电极；在所述第一掺杂区上形成漏接触，以及在所述第一半导体层上形成源接触，以及在所述第一和第二栅电极上形成栅接触。本专利技术还提供了根据上述方法形成的隧穿晶体管结构，所述结构包括半导体衬底，所述半导体衬底具有第一掺杂类型；形成于所述半导体衬底上的第一半导体层，其中在所述第一半导体内包括其上部为第二掺杂类型的PN结；形成于第一半导体层两端的第一栅极和第二栅极，其中所述第一和第二栅极包括栅介质层和栅电极；形成于第一半导体层及第一和第二栅极两侧的半导体衬底内的第一掺杂区；形成于所述第一掺杂区上的漏接触，以及形成于第一半导体层上的源接触，以及形成于第一和第二栅极上的栅接触。优选地，还包括形成于所述第一半导体层下的衬底内具有第一掺杂类型的第二掺杂区。优选地， 所述第一和第二掺杂区的掺杂浓度高于所述第一半导体层下部的掺杂浓度。通过采用本专利技术的制造方法，在后栅工艺中，在栅极的高度方向上形成垂直结构的隧穿晶体管，其相反类型的掺杂区无需额外掩膜就可形成，而且完全集成于后栅工艺中， 此外，由于伪栅极的高度定义了沟道长度，相比较由刻蚀工艺确定的沟道长度，本专利技术方法形成沟道长度易得到更好的控制。附图说明图1示出了现有技术中隧穿晶体管的结构示意图；图2示出了根据本专利技术实施例的隧穿晶体管的制造方法流程图；图3-图5、图5A、图5B、图6、图6B、图7、图7A、图7B、图7C示出了根据本专利技术的实施例的隧穿晶体管的各个制造阶段器件的示意图。具体实施例方式本专利技术通常涉及半导体器件及其制造方法，具体来说，涉及隧穿晶体管结构及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例， 并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。 这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。参考图2，图2示出了根据本专利技术的实施例的隧穿晶体管的制造方法的流程图。在步骤S101，提供半导体衬底204，所述半导体衬底204具有第一掺杂类型，参考图3。在本实施例中，所述衬底204已做好前期处理操作，所述处理操作包括预清洗及形成浅沟槽隔离区205，由所述隔离区205分隔的、隔离区205之间的区域为有源区，参考图3。在本实施例中，所述衬底204为硅衬底，在其他实施例中，所述衬底204还可以包括其他化合物半导体， 如碳化硅、砷化镓、砷化铟或磷化铟。此外，优选地，所述衬底204包括外延层，所述衬底204 也可以包括绝缘体上硅(SOI)结构。在本实施例中，所述衬底204可以包括第一掺杂类型的掺杂配置，所述第一掺杂类型可以为P型或者N型，本实例中，所有步骤都将以第一掺杂类型为N型来进行描述，第一掺杂类型为P型的实施例视为第一掺杂类型为N型的实施例的等同替换。在一个实施例中，所述衬底可以包括第一掺杂类型的轻掺杂，例如N-，在另一个实施例中，所述衬底可以包括上部为第一掺杂类型的轻掺杂(例如N-)、下部为第一掺杂类型的重掺杂(例如N+)，参考图3，衬底内的掺杂可以通过传统工艺中的阱掺杂实现。在步骤S102，在所述衬底204上形成第一半导体层206，其中在所述第一半导体层 206内形成其上部包括第二掺杂类型的PN结，参考图4。具体来说，首先，在所述衬底上形成第一半导体层，所述第一半导体层可以选用与所述衬底204不同的半导体或半导体化合物材料形成，例如Ge、GeSi, GaAs, InP, SiC、多晶硅或金刚石等。在一个实施例中，可以通过在所述半导体衬底204上沉积第一半导体层 206，优选地，而后，选择第一掺杂类型的掺杂对第一半导体层206进行离子注入来形成。在另外的实施例中，还可以通过选择第一掺杂类型的掺杂进行含杂外延生长(in-situdoped epitaxy)来形成。而后，对所述第一半导体层进行第二掺杂类型的浅能量重剂量掺杂，从而在第一半导体层206内形成了其上部包括第二掺杂类型的PN结，参考图4，在本实施例中以第二类型掺杂为P型为例进行说明。之后，优选地，可以在第一半导体层206上形成帽层，所述帽层可以保护第一半导体层和充当刻蚀停止层，在本实施例中，所述帽层包括第一帽层208和第二帽层210，所述第一帽层208可以包括氧化物材料，例如SiO2等，所述第二帽层210可以包括氮化物材料， 例如SiN等。而后，将所述第一半导体层206和帽层208、210图形化。所述第一半导体层以及帽层可使用原子层沉积、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、 溅射或其他合适的方法形成。以上仅仅是作为示例，不局限于此。在步骤S103，在所述第一半导体层206的两侧的衬底204有源区内形成具有第一掺杂类型的第一掺杂区214，以及覆盖所述有源区形成层间介质层216，参考图5、图5A(AA’ 向视图)和图5B(BB’向视图)。具体来说，可以根据需要先形成侧墙212，所述侧墙212可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。侧墙212可以具有多层结构。侧墙212可以通过包括原子沉积方法、等离子增强化学气象沉积(PECVD)或其他方法沉积合适的电介质材料的方法形成。在本实施例中，侧墙为两层结构，包括第一侧墙和第二侧墙，参考图本文档来自技高网...

【技术保护点】
１．一种隧穿晶体管的制造方法，所述方法包括：Ａ、提供具有第一掺杂类型半导体衬底，其中所述衬底包括由隔离区分隔的有源区；Ｂ、在所述半导体衬底上形成第一半导体层，其中所述第一半导体层内包括其上部为第二掺杂类型的ＰＮ结；Ｃ、在所述第一半导体层的两侧衬底有源区内形成具有第一掺杂类型的第一掺杂区，以及覆盖所述有源区形成层间介质层；Ｄ、去除所述第一半导体层的两端，暴露衬底以形成第一开口和第二开口；Ｅ、在所述第一和第二开口内分别形成第一栅极和第二栅极，其中所述第一和第二栅极包括栅介质层和栅电极；Ｆ、在所述第一掺杂区上形成漏接触，以及在所述第一半导体层上形成源接触，以及在所述第一和第二栅电极上形成栅接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁擎擎，钟汇才，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11