半导体元件的制造方法和相应的半导体元件技术

本发明专利技术提供一种用于制造半导体元件的方法和通过这种方法得到的元件。在方法包括下述步骤：将导电薄膜（14）固定在支承板（10）上；在使用粘贴层（16）的情况下将半导体芯片（18、20）粘贴到导电薄膜（14）上，其中，半导体芯片（18、20）的具有连接触点（22）的活性表面设置在芯片（18、20）的属于薄膜（14）的侧面上；用模制物质（26）对粘贴到薄膜（14）上的芯片（18、20）进行上模制；将具有过模具的芯片（18、20）的导电薄膜（14）和支承板（10）分开。其中，将粘贴层（16）如此地结构化，即至少半导体芯片（18、20）的连接触点（22）没有粘贴层（16），并且没有模制物质（26）。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的制造方法和通过这样一种方法得到的半导体元件。
技术介绍
在终端耗电子产品(Consumer Electronics: CE)中通常将一级组件的微电子元件(Integrated Circuit: IC)并列或者重叠地设置在支承部(Quard Flat Pack WO Lead: QFN)上，或者层合塑料基质(Leadless Grid Array: LGA，或者Ball Gird Array: BGA)上， 并且借助导线连接或者倒装法技术接触。在芯片安装后将支承部或者层合塑料基质用模制物质，也称作模压塑料进行压力包封注塑，并且借助锯将其分割开。将这些装置使用一种回流纤焊方法焊接到二级印制电路板上。所述的“无导线”(Leadless)壳体，例如LGA或者QFN越来越替代具有插头的常规壳体，如 Small Outline Integrated Circuit (Soic)-小轮廓集成电路，或者 Plastic Leaded Chip Carrier (PLCC)-塑性有线芯片载体。LGA技术是一种由模固定(Die-Attach)、导线连接(Drahtbonden)和模制 (Molden)，也叫做压注，组成的系列包封工序。此外，在为导线连接的包封工序中需要比较多的空间。在进行微型化的过程中为使用微电子产品还需要新的包封部件。在所述的“嵌入的晶片级球栅格阵列”(Embedded Wafer Level Ball Grid Array)方法中在“取出和放下”(Pick and Place)工序中用活性表面将芯片向下安装到一个两面设置有粘贴膜的支承部上，并且紧接着进行上模制(Uber moldet)。通过这一措施出现了一种塑料片形状的，优选地晶片形状的所谓复合晶片或者重新配置的晶片(Reconstitued Wafer),芯片埋入在晶片形状中。然后将这种塑料片和支承部分离，这样芯片的接头就外露出。然后可进行再布线。为了进行再布线可使用通常的薄层技术和材料。紧接着将复合晶片的连接通道，也叫做连接触点，设置一些焊接凸起。借助锯将元件和复合晶片分割开。DE 10 2007 020 656 Al公开了一种具有半导体芯片的工件，以及用于制造这种工件的方法。这种制造方法包括下述步骤即提供至少两个具有一个第一主表面和一个第二主表面的半导体芯片，由第一主表面将半导体芯片放置在支承部的上侧面上，将导电层放置在第二主表面的区域中，并且将浇注材料涂覆到导电层上。
技术实现思路
根据本专利技术的用于制造按照权利要求1所述的半导体元件的方法和通过此方法可得的按照权利要求9所述的半导体元件提供了一种可极端微型化的芯片包封。这种芯片包封具有这样的优点，即敏感的芯片表面直接在模制之后已得到保护，防止环境影响和污染。此外，它们还提供了一种替代需要净化室工艺的薄膜技术的成本有利的替代方案。同时还能以简单的方式产生通到埋入的芯片的介质通路。本专利技术是以这样的认识为依据的，即可以简单的方式保护敏感的芯片表面，其做法是将导电薄膜设置到暂时应装配半导体芯片的支承部上，并且将具有活性表面的半导体芯片向下，也就是朝着导电薄膜方向，借助一个结构化的粘贴层粘贴到导电的薄膜上。通过使用结构化的粘贴层这一措施呆使连接通道或者芯片的敏感区域没有粘合剂。对粘合到导电薄膜上的芯片进行上模制。然后将具有上模制的芯片的导电薄膜和支承部分开。芯片的没有模制物质的活性表面完全用导电薄膜盖住，这样，在这一阶段芯片表面就没有被弄脏的危险。在这方面“粘贴”的概念应叫作材料连接。在和支承部分开之后就产生了用于连接导电薄膜和半导体芯片的连接触点的接触，并且在半导体元件割分开之前紧接对导电的薄膜进行结构化。在从属权利要求中有本专利技术的相应主题的一些有利的改进方案和改进措施。在本专利技术的一个优选的实施形式中，借助一个粘贴层将导电薄膜固定在支承部上。这个粘贴层是一种无残留物且可分开的粘贴层。其中，可通过热，或者当使用的是透明的支承部时可通过紫外线照射使粘贴层分开。用于将半导体芯片固定在导电薄膜上的结构化的粘贴层可以设置到导电的薄膜上或者涂覆到晶片复合物中的半导体芯片上，也就是在芯片分割开之前。所谓的涂覆粘合剂是一种并行法。这种方法和串行分配粘合剂方法相比要快得多，因此成本更为有利。可借助丝网印刷办法对粘贴层进行结构化。也可以例如通过使用可光结构化的粘合剂首先涂覆粘合剂并且紧接着进行结构化。在芯片固定在能导电的薄膜之前一定要将导电薄膜和芯片表面之间的粘合层进行结构化，这样就可取消例如借助激光机对粘合剂进行事后的结构化。这种激光包含有伤害半导体芯片的危险。关于印制导线的结构化可以使用印制电路板技术已公开的蚀刻技术方法。粘接层的结构化有多个目的。其一防止芯片的连接通道有胶粘剂。这样，在后面就可更加容易地使导电薄膜和连接通道的通孔敷镀(Durchkontaktierung)。另一方面可使半导体芯片的敏感区域外露。附图说明在附图中示出了本专利技术的一些实施例，在下述说明中对它们进行更加详细的说明。图1 生产根据本专利技术的元件的一个实施形式的第一阶段的横截面图。图2 生产根据本专利技术的元件的实施形式的第二阶段的横截面图。图3 生产根据本专利技术的元件的实施形式的第三阶段的横截面图。图4 生产根据本专利技术的元件的实施形式的第四阶段的横截面图。图5 生产根据本专利技术的元件的实施形式的第五阶段的横截面图。具体实施例方式在这些图中相同的附图标记表示相同的部件，或者表示功能相同的部件。图1示出了根据本专利技术的一个优选的实施例的制造方法的第一工序阶段的横截面图。根据本专利技术的这个优选的实施例首先将粘接层12涂覆到支承板10上。如此地设置这个粘接层12，即它可无残留物地拆开。图1示出了一个具有已涂覆的粘接层12的支承板10。4图2示出了根据本专利技术的一个优选的实施例的制造方法的第二工序阶段的横截面图。根据这个优选的实施例借助粘接层12将铜薄膜14固定在支承板10上。支承板 10优选地具有晶片形状，但是也可以加工成另一些形式。在下一步骤中将一个粘接层16涂覆在半导体晶片上，并且合适地进行结构化。为此胶粘剂优选地是可光结构化的。例如也可代替地借助丝网印刷涂覆胶粘剂。这个胶粘剂是如此地结构化的，即连接通道和位于晶片上的芯片的敏感区域无胶粘剂。紧接着将半导体晶片分割成单个的半导体芯片。作为将胶粘剂涂覆到半导体晶片上的一种替代办法也可将胶粘剂涂覆到铜膜14 上。图3示出了根据本专利技术的一个优选的实施例的制造方法的第三工序阶段的横截面图。在分割开之后借助结构化的粘接层16将半导体芯片18和20如此地粘贴到铜膜 14上，即它们的包含有连接通道22的表面朝薄膜14方向显露出来，但是它们并不电接触。 在图3中可以看到两个芯片18和20。它们借助结构化的粘接层16粘贴在固定在支承部上的薄膜14上。在本实例中涉及的是不同的芯片，它们是来自不同的晶片，它们两个是按照根据本专利技术的方法制备的。芯片18是一种专用的集成电路(ASIC)。芯片20是一种具有敏感区域M的传感器。按照这种方式模块的所属的芯片已在重新配置的晶片中彼此组合设置。当然，采用根据本专利技术的方法也可产生只具有一种芯片的重新配置的晶片。在粘贴到铜膜14上之后用模制物质沈对芯片18和20本文档来自技高网...

【技术保护点】
１．用于制造半导体元件的方法，具有下述步骤：－　将导电薄膜（１４）固定在支承部（１０）上；－　在使用粘贴层（１６）的情况下将半导体芯片（１８、２０）粘贴到导电薄膜（１４）上，其中，半导体芯片（１８、２０）的具有连接触点（２２）的活性表面设置在芯片（１８、２０）的面朝薄膜（１４）的一侧；－　用模制材料（２６）对粘贴到导电薄膜（１４）上的芯片进行上模制；－　将具有上模制的芯片（１８、２０）的导电薄膜（１４）和支承部（１０）分开，其特征在于，将粘贴层（１６）结构化，从而至少半导体芯片（１８、２０）的连接触点（２２）没有粘贴层（１６），并且没有模制物质（２６）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M布鲁德，F哈亚格，U肖滋，
申请(专利权)人：M布鲁德，F哈亚格，U肖滋，
类型：发明
国别省市：DE