层叠式半导体封装及其制造方法技术

本发明专利技术提供一种层叠式半导体封装及其制造方法。层叠式半导体封装包括：半导体封装模块，含有多个半导体封装和粘接件，其中每个半导体封装具有第一表面、背对第一表面的第二表面、连接第一表面和第二表面的侧表面以及形成在侧表面上以穿过第一表面和第二表面的贯通孔，且该多个半导体封装层叠使得它们的贯通孔相互竖直连接，以及该粘接件形成在半导体封装之间并且将半导体封装相互附接；主基板，支撑该半导体封装模块，且在其面对半导体封装模块的第三表面上形成有与贯通孔对准的主连接垫；以及导电连接件，形成在贯通孔中并且电连接半导体封装与主连接垫。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
在半导体行业中，用于半导体集成电路的封装技术正在持续发展以满足对于小型化和装配效率的需求。例如，对小型化的需求加速了尺寸近似于芯片的封装的技术的发展， 并且对装配可靠性的需求突显了用于提高装配工作效率以及装配之后机械及电可靠性的封装技术的重要性。此外，由于在电气和电子产品中对小型化和高性能的需要，在本领域中层叠技术已被提出并且目前正发展出各种类型。在半导体行业中所涉及的术语“层叠”指的是竖直堆积至少两个半导体芯片或者半导体封装的技术。通过使用层叠技术，例如，通过层叠两个256M的DRAM，可以配置出一个 512M的DRAM。此外，由于层叠式半导体封装在存储容量、装配密度和装配面积利用效率方面提供了优点，所以层叠式半导体封装的研究与发展正在加速。图1是横截面视图，示出一已知POP(封装体叠层)型层叠式半导体封装。下封装 20以及上封装30层叠在主基板10上，同时通过焊球41和42电连接。具体地，主基板10和下封装20通过焊球41彼此电连接，该焊接球41在形成于主基板10上表面上的球岛状图案11与形成于下封装20的基板21下表面上的球岛状图案 23A之间形成，并且下封装20与上封装30通过焊球42彼此电连接，该焊球42在形成于下封装20的基板21的上表面上的球岛状图案2 与形成于上封装30的基板31的下表面上的球岛状图案33之间形成。未阐明的附图标记22、24、25和沈分别指的是构成下封装20的第一半导体芯片、 第一粘接件、第一接合线以及下模制部件，以及未阐明的附图标记32、34、35和36分别指的是构成上封装30的第二半导体芯片、第二粘接件、第二接合线以及上模制部件。然而，在已知的层叠式半导体封装中，当对焊球41和42实施回流工艺时，在主基板10、下封装20以及上封装30中可能出现翘曲，并且由于翘曲的出现，在焊球41和42中可能出现裂缝。裂缝的出现可能导致不合格产品的产生，由此制造产量和生产率可能恶化。
技术实现思路
本专利技术的实施方式针对层叠式半导体封装以及能抑制失效发生的该结构制造方法。在本专利技术的一示例性实施方式中，层叠式半导体封装包括含有多个半导体封装和粘接件的半导体封装模块，其中每个半导体封装具有第一表面、背对该第一表面的第二表面、连接第一表面与第二表面的侧表面以及形成在该侧表面以穿过该第一表面与第二表面的贯通孔，并且该多个半导体封装层叠使得它们的贯通孔彼此竖直连接，以及所述粘接件形成在半导体封装之间并且将半导体封装彼此附接；主基板，支撑半导体封装模块且在其面向半导体封装模块的第三表面上形成有与贯通孔对准的主连接垫；以及导电连接件，形成在贯通孔中，并且电连接半导体封装与主连接垫。在本专利技术的另一示例性实施方式中，一种用于制造层叠式半导体封装的方法包括步骤形成多个半导体封装，每个半导体封装均具有第一表面、背对该第一表面的第二表面以及连接第一表面和第二表面的侧表面，并在侧表面上形成有穿过第一表面和第二表面的贯通孔；以部分覆盖在半导体封装的第二表面敞开的贯通孔的横截面的方式，将第一粘接件附接到半导体封装的第二表面；将焊球插入贯通孔中；在形成有主连接垫的主基板上层叠该半导体封装，使得半导体封装的贯通孔彼此竖直连接；以及回流该焊球，由此形成电连接半导体封装与主连接垫的导电连接件。在本专利技术的另一示例性实施方式中，层叠式半导体封装包括多个半导体封装模块，每个半导体封装模块包括多个半导体封装和粘接件，其中每个半导体封装具有第一表面、背对该第一表面的第二表面、连接第一表面与第二表面的侧表面、以及形成在该侧表面上以穿过该第一表面和第二表面的贯通孔，并且该多个半导体封装层叠使得它们的贯通孔彼此竖直地连接，以及所述粘接件形成在半导体封装之间并且将半导体封装彼此附接，并且该多个半导体封装模块以矩阵形式形成为彼此邻接，使得在竖直方向上连接的半导体封装的贯通孔在水平方向上连接；以及主基板，支撑该半导体封装模块且在其面向半导体封装模块的第三表面上形成有主连接垫，该主连接垫与在竖直方向上相连的贯通孔对准；以及导电连接件，形成在贯通孔中，并且电连接半导体封装与主连接垫。附图说明图1是横截面视图，示出一已知POP型层叠式半导体封装；图2是透视图，示出根据本专利技术一示例性实施方式的层叠式半导体封装；图3是沿图2的线I-I'截取的横截面视图；图4是图2所示的半导体封装的部分剖面透视图；图5至12是说明用于制造图2所示的层叠式半导体封装的方法的视图；图13是透视图，示出根据本专利技术另一示例性实施方式的层叠式半导体封装；图14是沿着图13的线ΙΙ-ΙΓ截取的横截面视图；图15A和图15B是解释在根据本专利技术另一示例性实施方式的层叠式半导体封装中所达到的效果的视图。具体实施例方式下面，将参照附图详细描述本专利技术的特定实施方式。在此应当理解，附图不必是按比例绘制的，并且为了更清楚地描述专利技术的特定特征，在一些实例中比例可能是已被放大的。图2是透视图，示出根据本专利技术的一示例性实施方式的层叠式半导体封装；图3是沿着图2的线I-I'截取的横截面视图；以及图4是图2所示的半导体封装的部分断面透视图。参照图2和图3，依照本专利技术一示例性实施方式的层叠式半导体封装包括半导体封装模块40、主基板50以及导电连接件60。半导体封装模块40包括多个半导体封装100以及第一粘接件200。在当前示例性6实施方式中，半导体封装模块40包括三个半导体封装100。参照图4，每个半导体封装100具有第一表面100A、背对该第一表面100A的第二表面100B、以及连接第一表面100A与第二表面100B的侧表面100C。在当前示例性实施方式中，每个半导体封装100具有直角六面体形状。具有直角六面体形状的半导体封装100 具有四个侧表面100C。贯通孔140以穿过第一表面100A和第二表面100B的方式形成在半导体封装100的侧表面100C。在当前示例性实施方式中，在半导体封装100的侧表面100C 形成多个贯通孔140。每个贯通孔140可具有圆柱形形状。根据一实例，贯通孔140的内径D具有大于焊球(solder ball)直径的尺寸，因此焊球能够插入该贯通孔140。而且，为了防止插入的焊球移到贯通孔140外，该贯通孔140 的敞开宽度W具有比焊球的直径和贯通孔140的内径D小的尺寸，其中该贯通孔140在半导体封装100的侧表面100C敞开所述敞开宽度W。例如，贯通孔140的敞开宽度W可以是通孔140内径D的大约10%至50%。尽管在当前示例性实施方式中，贯通孔140具有圆柱形形状，但该贯通孔140可以是具有至少三个侧面的棱柱形状。在当前示例性实施方式中，半导体封装100包括通孔140穿过其形成的基板110 和模制部件130，以及半导体芯片120。根据一实例，基板110为四边形板形状。该基板110具有第五表面110A、背对该第五表面IlOA的第六表面IlOB以及连接第五表面IlOA和第六表面IlOB的四个侧表面 IlOC0连接垫112形成在基板110的第五表面IlOA上，并且侧部垫(side pad) 113形成于在基板Iio的侧表面IlOC上形成的通孔140的内壁上。尽管未在附图中示出，但是基板 110可以在其中包括形成为构成多层的电路图案(未示出)以及电本文档来自技高网...

【技术保护点】
１．一种层叠式半导体封装，包括：半导体封装模块，包括多个半导体封装和粘接件，其中每个半导体封装具有第一表面、背对所述第一表面的第二表面、连接所述第一表面与所述第二表面的侧表面、以及形成在所述侧表面上以穿透所述第一表面和所述第二表面的贯通孔，且所述多个半导体封装层叠使得它们的贯通孔彼此竖直地连接，以及所述粘接件形成在所述半导体封装之间并且将所述半导体封装相互附接；主基板，支撑所述半导体封装模块，并且在其面对所述半导体封装模块的第三表面上形成有与所述贯通孔对准的主连接垫；以及导电连接件，在所述贯通孔中形成，并且电连接所述半导体封装与所述主连接垫。

【技术特征摘要】
2010.05.06 KR 10-2010-00424571.一种层叠式半导体封装，包括半导体封装模块，包括多个半导体封装和粘接件，其中每个半导体封装具有第一表面、 背对所述第一表面的第二表面、连接所述第一表面与所述第二表面的侧表面、以及形成在所述侧表面上以穿透所述第一表面和所述第二表面的贯通孔，且所述多个半导体封装层叠使得它们的贯通孔彼此竖直地连接，以及所述粘接件形成在所述半导体封装之间并且将所述半导体封装相互附接；主基板，支撑所述半导体封装模块，并且在其面对所述半导体封装模块的第三表面上形成有与所述贯通孔对准的主连接垫；以及导电连接件，在所述贯通孔中形成，并且电连接所述半导体封装与所述主连接垫。2.根据权利要求1所述的层叠式半导体封装，其中每个半导体封装包括基板，具有第五表面、背对该第五表面的第六表面以及连接所述第五表面与所述第六表面的侧表面，在所述第五表面上形成有连接垫，以及在所述侧表面上形成有所述贯通孔；半导体芯片，位于所述基板上，且具有与所述连接垫连接的接合垫；以及模制部件，密封所述基板的包含所述半导体芯片的所述第五表面，并且在其侧表面上形成有所述贯通孔。3.根据权利要求2所述的层叠式半导体封装，其中所述基板包括形成在所述贯通孔的内壁上的侧部垫，其中该贯通孔形成在所述基板的所述侧表面。4.根据权利要求1所述的层叠式半导体封装，其中所述贯通孔为圆柱状或者具有至少三个侧面的棱柱形状。5.根据权利要求1所述的层叠式半导体封装，其中所述贯通孔的敞开宽度具有小于所述贯通孔的内径的尺寸，其中所述贯通孔在所述半导体封装的所述侧表面上敞开所述敞开宽度。6.根据权利要求5所述的层叠式半导体封装，其中所述贯通孔的所述敞开宽度的尺寸与所述贯通孔的内径的大约10%至50%相应。7.根据权利要求1所述的层叠式半导体封装，其中所述粘接件形成为挠性粘接片。8.根据权利要求7所述的层叠式半导体封装，其中所述粘接件使用晶片背面层叠膜、 间隔带以及半固化片中的任意一个形成。9.根据权利要求1所述的层叠式半导体封装，其中所述粘接件形成为部分地覆盖在所述半导体封装的所述第一表面和所述第二表面敞开的所述贯通孔的横截面。10.根据权利要求9所述的层叠式半导体封装，其中粘接件形成为覆盖所述贯通孔的横截面的大约20%至50%。11.根据权利要求1所述的层叠式半导体封装，其中所述导电连接件使用焊球形成。12.—种制备层叠式半导体封装的方法，包括步骤形成多个半导体封装，每个半导体封装具有第一表面、背对所述第一表面的第二表面以及连接所述第一表面和所述第二表面的侧表面，并且在所述侧表面上形成有穿过所述第一表面和所述第二表面的贯通孔；以部分覆盖在所述半导体封装的第二表面敞开的贯通孔的横截面的方式，将第一粘接件附接到所述半导体封装的第二表面；将焊球插入所述贯通孔中；在形成有主连接垫的主基板上层叠所述半导...

【专利技术属性】
技术研发人员：李圭远，赵哲浩，都恩惠，金祉夽，申熙珉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR