一种四方扁平无导脚的半导体封装件及制法及该制造用金属板，包括冲压金属板以得到置芯片垫及多个凸焊垫，且令该凸焊垫的至少一横截面面积大于其下方另一横截面的面积以及置芯片垫的至少一横截面面积大于其下方另一横截面面积，以使该置芯片垫及凸焊垫嵌卡于封装胶体内，此外，本发明专利技术是在形成封装胶体后才移除金属板，更可避免溢胶至凸焊垫底面。
【技术实现步骤摘要】
本专利技术涉及一种封装结构及其制法，尤其涉及一种四方扁平无导脚的半导体封装件(Quad Flat Non Leaded Package, QFN)及其制法。
技术介绍
现有芯片是以导线架(Lead Frame)作为芯片承载件以形成一半导体封装件，而该导线架主要包括一芯片座及形成于该芯片座周围的多个导脚，于该芯片座上黏接芯片，并以焊线电性连接该芯片与导脚后，再将封装树脂包覆该芯片、芯片座、焊线以及导脚的内段而形成该具导线架的半导体封装件。就集成电路技术发展而言，在半导体工艺上不断朝向积集度更高的工艺演进， 且高密度的构装结构是为业者追求的目标。而芯片尺寸构装所采用的承载器(carrier) 包括导线架(lead frame)、软质基板(flexible substrate)或硬质基板(rigid substrate)等，由于导线架具有成本低，加工容易等特性，为电子产品常用的芯片尺寸构装类型；其中的四方扁平无接脚构装(QFN)为以导线架为构装基材的芯片尺寸构装(lead frame based CSP)，其特征在于未设置有外导脚，即未形成有用以与外界电性连接的外导脚，而能缩小整体尺寸。请参阅图4A，是为美国专利第6，143, 981,6, 130，115、及6，198，171号所揭示的以导线架作为芯片承载件的四方扁平无导脚构装(QFN)的剖视图；如图所示，是于具有引脚 41的导线架40上固设芯片42，且该芯片42并借由焊线43电性连接至该引脚41，形成封装材44以包覆该导线架40、芯片42、及焊线43，并使该导线架40的引脚41的底面外露于该封装材44表面，使该QFN半导体封装结构得借由该外露的引脚41外露表面以直接通过焊锡材料(未以图式表示)而与外界装置如印刷电路板(printed circuit board)的外部装置电性连接。上述的现有导线架式结构，所能提供的输入/输出数量较少，无法满足高阶产品， 且在切单工艺后，该引脚有脱落的风险。再者，由于该外露的引脚41与封装材44表面齐平， 当该外露的引脚41上形成焊球46以与外部装置的印刷电路板电性连接时，如图4B所示， 该焊球46容易产生桥接(solder bridge)，而导致该引脚41之间产生桥接或短路，而造成电性连接不良的情况。为获得更多的输入/输出数量，亦有在铜箔基板上借由蚀刻方式形成导线架，以得到更多引脚，然而，蚀刻工艺步骤繁多且耗时，且不论是前述图4A的封装件或以蚀刻方式得到的导线架，在填入封装胶体时都存在溢胶的问题，导致无法布植焊球及影响焊球与引脚的电性连接。此外，蚀刻方式形成的导线架，其结构分离而不完整，于超音波焊接时常有脱焊的状况。因此，鉴于上述的问题，如何以简化的工艺提供更多的输入/输出数量，且避免现有的半导体封装件的引脚脱落及封装胶体溢胶等问题，实已成为目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术的目的在于，提供一种四方扁平无导脚的半导体封装件及其制法及用于制造半导体封装件的金属板，以简化的制造工艺提供更多的输入/输出数量，且避免现有的半导体封装件的引脚脱落及封装胶体溢胶等问题。为了实现上述目的，本专利技术提供一种四方扁平无导脚的半导体封装件，包括置芯片垫，其中，在该置芯片垫的厚度范围内，该置芯片垫的至少一横截面面积大于其下方另一横截面面积；多个凸焊垫，设于该置芯片垫周围，其中，在该凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，且该凸焊垫的顶面高于置芯片垫的顶面；设置于该置芯片垫上的芯片；焊线，电性连接该芯片及各该凸焊垫；以及封装胶体，包覆该置芯片垫、凸焊垫、芯片及焊线，使该置芯片垫及凸焊垫嵌卡于该封装胶体中并外露出该些凸焊垫及置芯片垫的底面。为得到本专利技术的半导体封装件，本专利技术还提供一种四方扁平无导脚的半导体封装件的制法，包括准备一定义有多个置芯片区的金属板；以模具冲压该金属板，以于金属板上的各该置芯片区形成置芯片垫，并于该置芯片区外围形成多个凸焊垫，其中，在该置芯片垫及凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，以及该置芯片垫的至少一横截面面积大于其下方另一横截面面积，且该凸焊垫的底面高于置芯片垫的底面；于各该置芯片垫上接置芯片；以焊线电性连接该芯片与凸焊垫；于该金属板、芯片及焊在线覆盖封装胶体，使该凸焊垫嵌卡于该封装胶体中；移除该金属板底部，使该置芯片垫及各该凸焊垫彼此间隔分布；以及切割该封装胶体，以形成多个半导体封装件。于前述的制法中，该模具可包括公模、母模及多个插入件，且该母模具有多个阵列式排列的凹穴以及沟槽，用以连通位于同一列上的凹穴，其中，该沟槽供插入件滑设其中， 使该凹穴开口面积小于凹穴底面积。于另一实施方式中，该冲压形成该置芯片垫及凸焊垫的步骤包括以模具冲压该金属板以形成多个置芯片垫及凸焊垫；以及压制该置芯片垫及凸焊垫顶面，以使在该置芯片垫及凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，以及该置芯片垫的至少一横截面面积大于其下方另一横截面面积。另一方面，本专利技术还提供一种用于制造四方扁平无导脚的半导体封装件的金属板，包括多个凸焊垫，为一体成形于该金属板上，且该些凸焊垫围设出置芯片区，其中，在该凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积；置芯片垫，位于置芯片区，其中，在该置芯片垫的厚度范围内，该置芯片垫的至少一横截面面积大于其下方另一横截面面积；以及多个孔穴，对应形成于各该凸焊垫底面。由上可知，本专利技术的半导体封装件及其制法，是先于金属板上冲压出凸焊垫，接置放并电性连接芯片以及形成封装胶体，之后才进行切单作业，可避免现有技术灌注封装胶体时的溢胶问题，此外，本专利技术金属板上的凸焊垫具有嵌卡的功能，可避免于形成封装胶体后，凸焊垫自封装胶体内脱落。又，凸焊垫的顶面高于置芯片垫的顶面，可降低打线的高度， 缩小整体封装件的体积。本专利技术的半导体封装件及制法，不仅防止溢胶及凸焊垫脱落，更具有简化工艺，提供更多的输入/输出数量的优点。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图IA至图1E”为本专利技术四方扁平无导脚的半导体封装件的制法示意图，其中，图 IB'为图IB的母模的俯视图；图1D’为具有孔穴的半导体封装件示意图，图IE为凸焊垫与封装胶体侧边齐平的半导体封装件示意图；以及图1E’为具有防焊层的半导体封装件示意图；图2A至图2C为本专利技术形成凸焊垫的另一制法示意图；图3A至图3C为本专利技术另一冲压形成置芯片垫的制法示意图，其中，图3C为具有置芯片垫的半导体封装件示意图；以及图4A及图4B现有以导线架作为芯片承载件的四方扁平无接脚构装(QFN)的剖视图。其中，附图标记1、3半导体封装件10、20、30金属板11、31 置芯片区 12、22、32 模具121公模 122母模123插入件1221凹穴1222 沟槽 13、23、33 凸焊垫131 孔穴 14、34、42 芯片15、35、43 焊线 16、36 封装胶体17、37、46 焊球 18 防焊层181 开孔 221、221，上模222下模 19、29、38置芯片垫381凸垫 40导线架41引脚 44封装材具体实施例方式以本文档来自技高网...
【技术保护点】
１．一种四方扁平无导脚的半导体封装件，其特征在于，包括：置芯片垫，其中，在该置芯片垫的厚度范围内，该置芯片垫的至少一横截面面积大于其下方另一横截面面积；多个凸焊垫，设于该置芯片垫周围，其中，在该凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，且该凸焊垫的顶面高于置芯片垫的顶面；芯片，设置于该置芯片垫上；焊线，电性连接该芯片及各该凸焊垫；以及封装胶体，包覆该置芯片垫、凸焊垫、芯片及焊线，使该置芯片垫及凸焊垫嵌卡于该封装胶体中并外露出该些凸焊垫及置芯片垫的底面。
【技术特征摘要】
【专利技术属性】
技术研发人员：卓恩民，
申请(专利权)人：群丰科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。