一种半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述方法在形成栅堆叠后，在NMOS区域的第一栅堆叠上形成第一侧墙缓冲层；然后在PMOS区域的第二栅堆叠上形成第二侧墙；其中第一侧墙缓冲层由氮化物或氧化物材料形成，第二侧墙由低k介质材料形成；然后在氧环境中进行高温退火，以使氧气环境中的氧原子通过所述第二侧墙扩散到所述第二栅堆叠的高k栅介质层中，而第一侧墙缓冲层阻挡氧原子扩散至第一栅堆叠中。本发明专利技术的实施例可以用于CMOS器件工艺或相关领域的半导体工艺。

【技术实现步骤摘要】

本专利技术通常涉及，具体来说，涉及一种可以降低高k 栅介质/金属栅器件的PMOS阈值电压的器件及其制造方法。
技术介绍
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22 纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS 器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。对于将高k栅介质材料和金属栅集成在一起的器件，实现了具有高迁移率沟道的晶体管，但是由于在集成中的高温处理，使金属和高k绝缘材料交界面的性质发生改变，引起了高k栅介质材料中的氧空位，这使PMOS的阈值电压升高，进而降低了器件的可靠性，如何有效控制PMOS阈值电压是“高k栅介质/金属栅”器件的首要问题。目前降低“高k栅介质 /金属栅”器件PMOS阈值电压的一种方法是氧扩散的方法(Symposium on VLSItechnology Digest o本文档来自技高网...

【技术保护点】
１．一种制造半导体器件的方法，所述方法包括：提供具有相互隔离的ＮＭＯＳ区域和ＰＭＯＳ区域的半导体衬底；在所述ＮＭＯＳ区域上形成第一栅堆叠，以及在所述ＰＭＯＳ区域上形成第二栅堆叠，其中所述第一栅堆叠和第二栅堆叠包括高ｋ栅介质层和金属栅电极；在所述第一栅堆叠侧壁形成第一侧墙缓冲层，并在所述第一侧墙缓冲层的侧壁形成第一侧墙，以及在所述第二栅堆叠的侧壁形成第二侧墙，其中所述第二侧墙采用低ｋ介质材料形成；在所述ＮＭＯＳ区域和ＰＭＯＳ区域上分别形成相应的源／漏区后，对所述器件在氧气环境进行退火，以使氧气环境中的氧原子通过所述第二侧墙扩散到所述第二栅堆叠的高ｋ栅介质层中。

【技术特征摘要】

【专利技术属性】
技术研发人员：骆志炯，朱慧珑，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11