用于制作半导体器件的应力层的刻蚀方法技术

本发明专利技术公开了一种用于制作半导体器件的应力层的刻蚀方法，所述方法包括：提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述NMOS区域上的张应力层，暴露出所述浅沟槽区域和PMOS区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和PMOS区域上的张应力层进行刻蚀，以除去至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和PMOS区域上残余的张应力层。使用该方法能够较好地去除残余的不需要的应力层，不会破坏需要应力的NMOS区域的张应力层。

【技术实现步骤摘要】

本专利技术涉及半导体制作工艺，特别涉及制作互补型金属氧化物半导体器件的过程中去除应力层的方法。
技术介绍
随着集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大， CMOS器件尺寸越来越小，操作速度越来越快，改善电路中CMOS器件的驱动电流变得越来越重要。电路的驱动电流与CMOS器件的栅极长度、栅极电容以及载流子的迁移率等多个参数密切相关，缩短栅极长度、增加栅极电容或提高载流子的迁移率都可以有效地改善CMOS 器件的驱动电流。其中，在不改变栅极结构的情况下，常利用应力工程向CMOS器件的沟道施加一定的应力，以提高沟道内的载流子的迁移率，改善CMOS器件的驱动电流。进入65nm 工艺技术节点，传统的提高CMOS器件驱动电流的方法受到了诸多限制，通过应力工程改善 CMOS器件的驱动电流已经成为当前的研究热点。所谓应力工程是指在掺杂区上形成可在衬底上产生应力的应力层，该应力层的应力能够增加源极/漏极中掺杂杂质的活性，进而增加的源/漏极载流子的迁移率。现已证实，沿沟道方向的压应力可以提高空穴的迁移率，可用于提高PMOS器件的电学性能；而沿沟道方向的张应力可以提高电子的迁移率，可用于提高NMOS器件的电学性能。为了对沟道内的载流子的迁移率有明显的改进，该引入应力的材料层应该形成于接近沟道表面，通常可以利用在CMOS器件上直接形成具有应力的SIN层来实现。即在沿着源极-漏极的方向上，在NMOS的N型通道表面形成张应力(Tensile Stress)的SIN层，在PMOS的P型通道表面形成压应力(Compressive Stress)的SIN层。图IA为现有的具有张应力层的CMOS器件的结构示意图，所述CMOS器件包括PMOS 区域102和NMOS区域103。所述PMOS区域102和NMOS区域103通过填充有绝缘物的浅沟槽区域104隔离。该PMOS区域102具有源极、漏极和第一栅极101，，NMOS区域103具有源极、漏极和第二栅极101。在该CMOS器件上通过CVD方法形成有一层张应力层110，在实际的工艺中张应力层是一体形成的，因此在低于第一栅极101’和第二栅极101的区域，如浅沟槽区域104沉积有较多的张应力层。现有技术中，NMOS区域103采用张应力层的张应力提高源-漏极的电子迁移率， 而PMOS区域102通过压应力层的压应力提高源-漏极的空穴迁移率，由此需要将NMOS区域103上方的张应力层110保留，去除PMOS区域102和浅沟槽区域104上的张应力层110。 如图IB所示，在NMOS区域103的张应力层110的上方涂覆光刻胶，利用一掩膜进行曝光， 经显影等工艺得到第一光刻胶图层111，该第一光刻胶图层111覆盖NMOS区域103，暴露出 PMOS区域102和浅沟槽区域104 ；接着，如图IC所示，利用第一光刻胶图层111为掩膜刻蚀掉PMOS区域102和浅沟槽区域104上的张应力层110 ；在实际的工艺中，采用干法刻蚀或湿法腐蚀或两种方法的组合来去除PMOS区域和浅沟槽上方的张应力层。然后，如图ID所示，去除第一光刻胶图层111，以得到具有张应力层110的NMOS区域103。然而，上述制备具有应力层110的NMOS区域103的过程中存在两个方面的问题， 一是，该SIN材料的张应力层110通常是由化学气相沉积方法形成，在其沉积形成过程中是一体形成在CMOS器件的表面，通常会在PMOS区域102和NMOS区域103之间有较多的张应力层110沉积，即在浅沟槽区域104上沉积较多的张应力层110 ；二是，当需要保留NMOS区域103的张应力层110时，该浅沟槽区域104和PMOS区域102上的张应力层110需要全部去除，而由于PMOS区域102和NMOS区域103的间距非常小，导致浅沟槽区域104上的张应力层105有较多的残余(如图ID中所示的虚线)，若进一步去除该残余在浅沟槽区域104 上的张应力层105，可能会破坏NMOS区域103上的张应力层110。由此，上述方法并不能够有效地去除PMOS区域102和浅沟槽区域104上的张应力层110，导致现有的应力层对CMOS器件电性能的提高受到限制。另外，还可能降低制备具有应力结构的半导体器件的良品率。在制备具有应力层的CMOS器件过程中，如何去除残余的不需要的应力层成为当前需要解决的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决上述问题，本专利技术提出了一种用于制作互补型金属氧化物半导体器件的应力层的刻蚀方法，所述方法包括 提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述NMOS区域上的张应力层，暴露出所述浅沟槽区域和PMOS 区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和PMOS区域上的张应力层进行刻蚀， 以除去所述浅沟槽区域和PMOS区域至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和PMOS区域上残余的张应力层。进一步地，所述方法还包括在所述主刻蚀之前，对所述浅沟槽区域和PMOS区域的张应力层进行预刻蚀。所述预刻蚀为穿透刻蚀。进一步地，所述主刻蚀的刻蚀方向是垂直指向所述张应力层的表面。进一步地，所述主刻蚀和过刻蚀均为干法刻蚀。进一步地，所述主刻蚀中所使用的气体为包含N2O与Cl2或包含N2O与HBr的混合气体。进一步地，所述主刻蚀中所使用的气体为包含CHF3的刻蚀气体。进一步地，所述主刻蚀中所使用的电源功率为300-1000W。进一步地，所述主刻蚀选择的压力为lO-lOOmTorr。进一步地，所述过刻蚀中所使用的气体为包含&与He或包含&与HBr的混合气体。进一步地，所述过刻蚀中所使用的气体为包含CHF3和&的刻蚀气体。进一步地，所述过刻蚀中所使用的电源功率为300-550W。进一步地，所述穿透刻蚀中所使用的气体为CF4、C2F6和Cl2中的一种。进一步地，所述穿透刻蚀中所使用的电源功率为50-150W。根据本专利技术的另一方面，本专利技术提出了一种用于制作互补型金属氧化物半导体器件的应力层的刻蚀方法，所述方法包括提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有压应力层；以光刻胶图层遮蔽所述PMOS区域上的压应力层，暴露出所述浅沟槽区域和NMOS 区域的压应力层；采用各向异性的主刻蚀对所述浅沟槽区域和NMOS区域上的压应力层进行刻蚀， 以除去所述浅沟槽区域和NMOS区域至少部分的压应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和NMOS区域上的残余的压应力层。进一步地，所述方法还包括在所述主刻蚀之前，对所述浅沟槽区域和NMOS区域的压应力层进行穿透刻蚀。在制备具有应力层的CMOS器件的过程中，使用本专利技术的方法能够较好地去除残余的不需要的应力层，不会破坏需要应力的PM0S/NM0S区域的应力层，进而能够有效提高 CMOS器件的电学性能，以及提高所制备的CMOS器件的良品率。附图说明本文档来自技高网...

【技术保护点】
１．一种用于制作互补型金属氧化物半导体器件的应力层的刻蚀方法，其特征在于，所述方法包括：提供一个具有ＮＭＯＳ区域、浅沟槽区域和ＰＭＯＳ区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述ＮＭＯＳ区域上的张应力层，暴露出所述浅沟槽区域和ＰＭＯＳ区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和ＰＭＯＳ区域上的张应力层进行刻蚀，以除去所述浅沟槽区域和ＰＭＯＳ区域至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和ＰＭＯＳ区域上残余的张应力层。

【技术特征摘要】
1.一种用于制作互补型金属氧化物半导体器件的应力层的刻蚀方法，其特征在于，所述方法包括提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述匪OS区域上的张应力层，暴露出所述浅沟槽区域和PMOS区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和PMOS区域上的张应力层进行刻蚀，以除去所述浅沟槽区域和PMOS区域至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和PMOS区域上残余的张应力层。2.如权利要求1所述的方法，其特征在于，所述方法还包括在所述主刻蚀之前，对所述浅沟槽区域和PMOS区域的张应力层进行预刻蚀。3.如权利要求2所述的方法，其特征在于，所述预刻蚀为穿透刻蚀。4.如权利要求1所述的方法，其特征在于，所述主刻蚀的刻蚀方向是垂直指向所述张应力层的表面。5.如权利要求1所述的方法，其特征在于，所述主刻蚀和过刻蚀均为干法刻蚀。6.如权利要求1所述的方法，其特征在于，所述主刻蚀中所使用的气体为包含N2O与 Cl2或包含N2O与HBr的混合气体。7.如权利要求1所述的方法，其特征在于，所述主刻蚀中所使用的气体为包含CHF3的刻蚀气体。8.如权利要求1所述的方法，其特征在于，所述主刻蚀中所使用的电源功率为 300-1000W。9.如权利要求1所述的方法，其特征在于...

【专利技术属性】
技术研发人员：黄敬勇，沈满华，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31