用于半导体器件的双氮化物应力源和制造方法技术

一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构和在鳍结构的第一部分上方形成第一栅极结构。在鳍结构的第二部分上方形成第一氮化物层。将第一氮化物层曝光于紫外辐射。在鳍结构的第二部分处形成源极/漏极区。本发明专利技术实施例涉及用于半导体器件的双氮化物应力源和制造方法。

【技术实现步骤摘要】

本专利技术实施例涉及用于半导体器件的双氮化物应力源和制造方法。
技术介绍
随着半导体工业已经进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。Fin FET器件通常包括具有高纵横比的半导体鳍并且在其中形成半导体晶体管器件的沟道和源极/漏极区。利用沟道和源极/漏极区的增大的表面面积的优势沿着鳍结构的侧边并且在鳍结构的侧边上方(例如，包裹)形成栅极，以产生更快、更可靠和更好控制的半导体晶体管器件。在一些器件中，例如，利用硅锗(SiGe)、磷化硅(SiP)或碳化硅(SiC)的FinFET的源极/漏极(S/D)部分中的应变材料可以用于增强载流子迁移率。
技术实现思路
根据本专利技术的一些实施例，提供了一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构；在所述鳍结构的第一部分上方形成第一栅极结构；在所述鳍结构的第二部分上方形成第一氮化物层；将所述第一氮化物层曝光于紫外辐射；以及在所述鳍结构的第二部分处形成源极/漏极区。根据本专利技术的另一些实施例，还提供了一种用于制造半导体器件的方法，包括：在衬底上方形成第一鳍结构和第二鳍结构；在所述第一鳍结构的第一部分上方形成第一栅极结构和在所述第二鳍结构的第一部分上方形成第二栅极结构；在所述第一鳍结构的第二部分上方形成压缩膜；将所述压缩膜曝光于紫外辐射；在所述第一鳍结构的第二部分处形成源极/漏极区；在所述第二鳍结构的第二部分上方形成拉伸膜；以及在所述第二鳍结构的
第二部分处形成源极/漏极区。根据本专利技术的又一些实施例，还提供了一种半导体器件，包括：第一鳍结构和第二鳍结构；第一栅极结构和第二栅极结构，所述第一栅极结构设置在所述鳍结构的第一部分上方，并且所述第二栅极结构设置在所述第二鳍结构的第一部分上方；压缩膜和拉伸膜，所述压缩膜设置在所述第一鳍结构的第二部分上方，所述拉伸膜设置在所述第二鳍结构的第二部分上方；源极/漏极区，形成在所述第一鳍结构的第二部分处和所述第二鳍结构的第二部分处。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制并且仅用于示出的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增加或减少。图1是根据本专利技术的实施例的用于制造具有鳍结构(Fin FET)的半导体FET器件的示例性工艺流程图。图2至图8示出了根据本专利技术的一个实施例的用于制造半导体FinFET器件的示例性工艺。图9示出了根据本专利技术的另一实施例的半导体FinFET器件。图10是根据本专利技术的另一实施例的用于制造具有鳍结构的半导体FET器件的示例性工艺流程图。图11A至图13H示出了根据本专利技术的另一实施例的用于制造半导体FinFET器件的示例性工艺。图14示出了根据本专利技术的实施例的后处理时间对氢减少和应力增加的影响。图15示出了根据本专利技术的实施例的层厚度对膜应力的影响。图16示出了根据本专利技术的实施例的固化温度对应力的影响。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不意为限制。例如，元件的尺寸不限制于公开的范围或数值，但是可以取决于工艺条件和/或期望的器件性能。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，并因此对本文中所使用的空间相对位置描述符进行同样的解释。此外，术语“由……制成”可以意为“包括”或“由……组成”。可以受益于本专利技术的一个或多个实施例的器件的实例是半导体器件。例如，这样的器件是FinFET器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。以下公开内容将包括FinFET实例来说明本专利技术的各个实施例。然而，应该理解，除了权利要求中特别声明，本申请不应限制于特定类型的器件。在图1中示出了根据本专利技术的实施例的用于制造具有鳍结构(Fin FET)的半导体FET器件的示例性方法。示例性方法包括在衬底上形成鳍结构的操作S101和在鳍结构上面形成栅极结构的S102。形成氮化物层的操作S103和随后实施的将氮化物层暴露于紫外辐射的操作S104。然后实施形成源极/漏极区域的操作S105。根据本专利技术的实施例，一种用于制造半导体器件的方法包括形成鳍结构，鳍结构包括位于半导体衬底10上方的一个或多个鳍12，如图2所示。
在一个实施例中，半导体衬底10是硅衬底。可选地，衬底10可以包括锗、硅锗、砷化镓或其他适当的半导体材料。同样可选地，半导体衬底可以包括外延层。例如，半导体衬底可具有位于块状半导体上面的外延层。此外，半导体衬底可以被应变以用于性能增强。例如，外延层可以包括与块状半导体的那些材料不同的半导体材料，诸如位于块状硅上面的硅锗层或者位于块状硅锗上面的硅层。可以通过选择性外延生长(SEG)形成这样的应变的衬底。此外，半导体衬底可包括绝缘体上半导体(SOI)结构。同样可选地，半导体衬底可以包括诸如通过称为注氧隔离(SIMOX)技术、晶圆接合、SEG的方法或其他适当的方法形成的诸如埋氧(BOX)层的掩埋介电层。在其他实施例中，衬底可以包括诸如SiC和SiGe的IV-IV族化合物半导体、诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的III-V族化合物半导体；或它们的组合。鳍12设置在半导体衬底10上方和鳍12可以由与半导体衬底10相同的材料制成并且可以从半导体衬底10连续地延伸。可通过选择性地蚀刻半导体衬底10来形成鳍12。可选地，可以使用EPI第一方法来形成鳍12。在EPI第一方法中，在半导体衬底10上形成外延层，和随后地图案化外延层以形成鳍12。光刻工艺可以用于限定半导体衬底10上的鳍12。在一些实施例中，在半导体衬底10上形成硬掩模层。硬掩模层可以包括SiN和SiO2的双层。光刻胶层旋涂在半导体衬底上。通过将光刻胶选择性曝光于光化辐射来图案化光刻胶。一般来说，图案化可以包括光刻胶涂覆(例如，旋涂)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥(例如，硬烘)、其他合适的工艺或它们的组合。可选地，实施光刻曝光工艺或由诸如无掩模光刻、电子束写入、直写、离子束写入和/或纳米压印的其他适当的方法代替该光刻曝光工艺。通过本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构；在所述鳍结构的第一部分上方形成第一栅极结构；在所述鳍结构的第二部分上方形成第一氮化物层；将所述第一氮化物层曝光于紫外辐射；以及在所述鳍结构的第二部分处形成源极/漏极区。

【技术特征摘要】
2015.05.15 US 14/714,2291.一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构；在所述鳍结构的第一部分上方形成第一栅极结构；在所述鳍结构的第二部分上方形成第一氮化物层；将所述第一氮化物层曝光于紫外辐射；以及在所述鳍结构的第二部分处形成源极/漏极区。2.根据权利要求1所述的用于制造半导体器件的方法，还包括：在将所述第一氮化物层曝光于紫外辐射之后和在形成所述源极/漏极区之前，去除所述鳍结构的第二部分的一部分，从而保留所述第一氮化物层的残余部分。3.根据权利要求2所述的用于制造半导体器件的方法，其中，去除所述鳍结构的第二部分的一部分包括蚀刻所述第一氮化物层。4.根据权利要求1所述的用于制造半导体器件的方法，其中，通过外延形成所述源极/漏极区。5.根据权利要求1所述的用于制造半导体器件的方法，其中，所述第一氮化物层是氮化硅、氮氧化硅、碳掺杂的氮化硅、碳掺杂的氮氧化硅、氮化硼或者碳氮化硼。6.根据权利要求1所述的用于制造半导体器件的方法，其中，将所述第一氮化物层曝光于紫外辐射包括：将所述第一氮化物层曝光于具有小于400nm的波长的紫外辐射并且持续30秒至60分钟。7.根据权利要求1所述的用于制造半导体器件的...

【专利技术属性】
技术研发人员：杨玉麟，何嘉政，叶致锴，彭成毅，李宗霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71