以空气为侧墙的围栅硅纳米线晶体管的制备方法技术

本发明专利技术公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积与Si有高刻蚀选择比的材料；定义Fin硬掩膜；形成Si?Fin条；淀积多晶硅；注入多晶硅；淀积SiN；定义沟道和大源漏区；形成Si?Fin和大源漏；淀积SiN；刻蚀SiN形成SiN侧墙；氧化形成纳米线；形成悬空纳米线；形成栅氧化层；淀积多晶硅；注入多晶硅；光刻定义栅线条；通过刻蚀将光刻胶上的图形转移到多晶硅上；腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；采用常规CMOS后端工艺完成后续流程，完成器件制备。本发明专利技术提供的方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

【技术实现步骤摘要】

本专利技术属于CMOS超大规模集成电路(ULSI)制造
，具体涉及一种。
技术介绍
随着器件尺寸缩小到深亚微米，传统平面晶体管的栅控能力减弱，短沟道效应越来越明显，导致一系列问题，如阈值电压漂移、亚阈值斜率增加、亚阈区泄漏电流增加、漏致势垒降低效应等等。为了抑制日益恶化的短沟道效应，可以采用多栅结构，增加栅对沟道的控制能力。多栅结构的极致为围栅硅纳米线结构，由于围栅结构优秀的栅控能力和一维准弹道输运潜力，围栅硅纳米线晶体管能够获得非常好的亚阈值特性、提高电流开关比、增强电流驱动能力。另外，还具有良好的CMOS工艺兼容能力，因此围栅硅纳米线晶体管被认为是一种未来有希望取代平面晶体管的器件。但是由于其围栅、纳米级沟道的结构特点，其本征电容较小，栅和源漏之间的边缘 (fringing)寄生电容不可忽略，如图1所示，从而严重影响器件的瞬态响应特性。为了减小寄生电容，可以采用较低介电常数的材料作为侧墙，能够减小栅和源漏之间的电容耦合效应，从而减小边缘寄生电容。空气具有极低的介电常数，以空气为侧墙的围栅硅纳米线器件沿着沟道方向的剖面图如图2所示。由于纳米线独特的三维结构，如何形成空气侧墙需要特殊的工艺流程设计，这方面的研究目前未见报道。
技术实现思路
本专利技术的目的是提供一种。该晶体管在SOI (Silicon-On-Insulator,绝缘衬底上的硅)衬底上制备。本专利技术提供的技术方案如下一种，其特征在于，在SOI衬底上制备，包括如下步骤1)隔离工艺；2)淀积与Si有较高刻蚀选择比的材料A (如SiN、SiO2等)；3)光刻定义硬掩膜；4)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上，再通过刻蚀，将图形从硬掩膜转移到Si上，形成Si Fin (鳍状Si细线条)条；5)淀积多晶硅；6)注入多晶硅；7)淀积 SiN;8)光刻定义沟道和大源漏区；9)刻蚀SiN，刻蚀多晶硅，形成Si Fin和大源漏；10)淀 积 SiN;11)刻蚀SiN,形成SiN侧墙；12)氧化，形成纳米线；13)湿法去除氧化层，形成悬空纳米线；14)形成栅氧化层；15)淀积多晶硅；16)注入多晶硅；17)光刻定义栅线条；18)通过刻蚀将光刻胶上的图形转移到多晶硅上；19)湿法腐蚀 SiN ；20)淀积SiO2,形成空气侧墙；21)退火激活杂质；22)采用常规CMOS后端工艺完成后续流程，完成器件制备。所述步骤1)采用硅岛隔离或硅的局部氧化隔离(LOCOS)。所述步骤2)采用的淀积材料是SiN或Si02，或者其他与Si有较高刻蚀选择比的材料。所述步骤4)、18)均采用的是各向异性干法刻蚀技术。所述步骤2)、5)、7)、10)、15)、20)采用的是化学气相淀积方法。所述步骤9)采用的是各向异性干法刻蚀技术，Si Fin周围的多晶硅被刻蚀掉，而 Si Fin由于其顶部的SiN硬掩模而得以保留。所述步骤11)采用的是各向异性干法刻蚀，要保证源漏上方仍然有SiN保留而不是全部被刻蚀掉。所述步骤12)采用的是干氧氧化或氢氧合成氧化。所述步骤13)采用的是氢氟酸去掉氧化层。所述步骤14)采用的是干氧氧化形成SiO2介质层或采用其他高介电常数的介质层。所述步骤19)采用的是用170°C浓磷酸去除SiN。本专利技术的有益效果本专利技术提供的以空气为侧墙的硅纳米线晶体管的制备方法， 与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。附图说明图1围栅硅纳米线器件边缘电容示意2Si02和空气侧墙的围栅硅纳米线器件沿着沟道方向的截面3到图13是实施实例的工艺流程图，图中各层材料的说明如下I-Si2-埋氧化层3-SiN 4-多晶硅5-Si026-空气具体实施方式下面结合附图和具体实施例对本专利技术作进一步阐述。实施例1 空气侧墙的围栅硅纳米线器件的工艺制备流程如下从SOI衬底(埋氧化层上的Si厚度为2500 A )出发1.采用硅岛隔离方法2.低压化学气相淀积(LPCVD)SiN 500 A3.光刻定义Fin条硬掩膜4.采用反应离子刻蚀技术(RIE)刻蚀SiN 500 A，并去胶清洗，如图3所示5.感应耦合等离子(ICP)刻蚀Si2 500 A，形成Si Fin条，如图4所示6.低压化学气相淀积(LPCVD)多晶硅2500A7. As注入，能量50keV，剂量4X 1015cnT2，如图5所示8.低压化学气相淀积(LPCVD)SiN 2000A，如图6所示9.光刻定义沟道和大源漏区10.采用反应离子刻蚀技术(RIE)刻蚀SiN 2000A11.感应耦合等离子(ICP)刻蚀多晶硅4000A，形成Si Fin和大源漏，并去胶清洗，如图7所示12.低压化学气相淀积(LPCVD)SiN 2000A13.采用反应离子刻蚀技术(RIE)刻蚀SiN 3500A，形成SiN侧墙，如图8所示14.干氧氧化，形成硅纳米线15.采用缓冲氢氟酸(BHF)将干氧氧化的SiO2腐蚀掉，形成悬空纳米线，如图9所示16.栅氧氧化，形成5纳米栅氧化层17.低压化学气相淀积(LPCVD)多晶硅2000A，如图10所示18.八8注入，能量501(^，剂量4\1015，如图11所示19.光刻定义栅线条20.感应耦合等离子(ICP)刻蚀多晶硅2000A，形成多晶硅栅线条，并去胶清洗， 如图12所示21. 170°C浓磷酸选择腐蚀SiN，将源漏上方的SiN和SiN侧墙去除干净22.低压化学气相淀积(LPCVD) SiO2 4000A形成空气侧墙，如图13所示23.氮气中1050°C快速热退火(RTP) 5秒钟，激活杂质24.光刻金属接触孔25.采用反应离子刻蚀技术(RIE)刻蚀SiO2 3000A，采用缓冲氢氟酸(BHF)将孔内剩余的氧化硅腐蚀干净，去胶清洗26.溅射 Ti/Al，700Α/1μιη27.光刻金属引线28. RIE 刻蚀 Al/Ti 1 μ m/ 700A，去胶清洗29. N2+H2中430°C下退火30分钟，合金化，器件制备完成实施例2 如实施实例1，不同之处在于下面几个步骤1.采用LOCOS隔离方法2.低压化学气相淀积(LPCVD) SiO2 500A4.采用反应离子刻蚀技术(RIE)刻蚀SiO2 500 A，并去胶清洗14.采用氢氧合成氧化，形成纳米线 15.采用缓冲氢氟酸(BHF)将氢氧合成氧化的SiO2腐蚀掉，形成悬空纳米线。权利要求1.一种，其特征在于，在SOI衬底上制备，包括如下步骤1)隔离工艺；2)淀积与Si有较高刻蚀选择比的材料A；3)光刻定义硬掩膜；4)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上，再通过刻蚀，将图形从硬掩膜转移到Si上，形成Si Fin条；5)淀积多晶硅；6)注入多晶硅；7)淀积SiN；8)光刻定义沟道和大源漏区；9)刻蚀SiN，刻蚀多晶硅，形成SiFin和大源漏；10)淀积SiN ；11)刻蚀SiN，形成SiN侧墙；12)氧化，形成纳米线；13)湿法去除氧化层，形成悬空纳米线；14)形成栅氧化层；15)淀积多晶硅；16)注入多晶硅；17)光刻定义栅线条；18)通过刻蚀将光刻胶上的图形转移到多晶硅上；19)湿法腐蚀SiN；20)淀积SiO2，形成空气侧墙；21)退火激活杂质；22)采用常规CMOS后本文档来自技高网...

【技术保护点】
１．一种以空气为侧墙的围栅硅纳米线晶体管的制备方法，其特征在于，在ＳＯＩ衬底上制备，包括如下步骤：１）隔离工艺；２）淀积与Ｓｉ有较高刻蚀选择比的材料Ａ；３）光刻定义硬掩膜；４）通过刻蚀将光刻胶上的图形转移到材料Ａ硬掩膜上，再通过刻蚀，将图形从硬掩膜转移到Ｓｉ上，形成Ｓｉ　Ｆｉｎ条；５）淀积多晶硅；６）注入多晶硅；７）淀积ＳｉＮ；８）光刻定义沟道和大源漏区；９）刻蚀ＳｉＮ，刻蚀多晶硅，形成Ｓｉ　Ｆｉｎ和大源漏；１０）淀积ＳｉＮ；１１）刻蚀ＳｉＮ，形成ＳｉＮ侧墙；１２）氧化，形成纳米线；１３）湿法去除氧化层，形成悬空纳米线；１４）形成栅氧化层；１５）淀积多晶硅；１６）注入多晶硅；１７）光刻定义栅线条；１８）通过刻蚀将光刻胶上的图形转移到多晶硅上；１９）湿法腐蚀ＳｉＮ；２０）淀积ＳｉＯ２，形成空气侧墙；２１）退火激活杂质；２２）采用常规ＣＭＯＳ后端工艺完成后续流程，完成器件制备。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄如，诸葛菁，樊捷闻，艾玉杰，王润声，黄欣，
申请(专利权)人：北京大学，
类型：发明
国别省市：11