【技术实现步骤摘要】
本专利技术涉及半导体内连线技术,特别是涉及一种基材具有导通孔的半导体元件。
技术介绍
半导体芯片持续朝着增加效能而同时缩小尺寸的方向上发展。对于形成在单层芯片上的集成电路而言,更小的芯片其物理上的限制会限定了功率的消耗,使得此种芯片的制作工艺技术面临所能制作的适小型电路的极限。因此目前的解决方案是采用3D堆叠式封装技术,利用导通孔(Through-SiliconVia)方式堆叠并连接芯片,节省芯片模块的空间。一般来说,导通孔的制作方式包括以激光来钻孔或是以干蚀刻的方式在基板上形成通孔,然后再以导电材料填入通孔,成为电性导通孔。通常使用的导电材料为铜,而基板的材料为硅。 铜的热膨胀系数大约为16. 5 XlO-6A,而硅的热膨胀系数大约为4. 68X 10_6/K,因此铜和硅的热膨胀系数差异极大。当操作电子产品时,封装芯片温度会上升,然而因为铜和硅的热膨胀系数差异性,造成了铜和硅之间的界面在温度变化时会有极大的应力产生。此应力会使得材料层脱层、基板产生裂缝或降低晶体管的效能。为了解决温度变化造成的应力问题,过往的解决方式包含缩小导通孔的直径,使得导通孔和相邻的导 ...
【技术保护点】
1.一种基材具有导通孔的半导体元件,其特征在于包含:基底;以及导通孔贯穿该基底,其中该导通孔包含:外管贯穿该基底;至少一内管设置于该外管内;介电层覆盖该外管的一侧壁与该内管的一侧壁与一底部;提升强度材料层填入该内管;以及导电层填入该外管。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:林瑄智,
申请(专利权)人:南亚科技股份有限公司,
类型:发明
国别省市:71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。