一种基于SCR的集成电路静电保护器件制造技术

本发明专利技术提供一种提高维持电压的基于可控硅整流器(SCR)集成电路的静电保护器件，其中的高压器件静电放电保护结构对传统的高压保护器件结构进行改进，在原有的SCR的阳极端下面增加一个N注入区，提高SCR阳极下部的电子浓度。解决了传统的集成电路的静电保护器件维持电压低的问题，通过调整该注入的剂量，降低原有器件的ESD触发电压及提高其维持电压，本发明专利技术提升集成电路静电放电保护能力和对闩锁效应的抵御能力。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，尤其涉及基于可控硅整流器(SCR)的集成电路的静 电保护器件。
技术介绍
本专利技术中所涉及的静电放电保护器件，是为了防止半导体内部电路由于静电放电 (ESD)电涌或者应力造成损伤或失效。静电放电是在我们生活中普遍存在的自然现象。但静电放电时在短时间内产生的 大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例 如，对于发生在人体上的静电放电现象(HBM)，通常发生在几百个纳秒，最大的电流峰值可 能达到几个安培；而其他一些模式(MM，CDM)静电放电发生的时间更短，电流也更大。如此 大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对 集成电路产生严重的物理损伤并最终失效。为了解决该问题，在实际应用中主要从环境和电路两方面来解决。环境方面，主要 是减少静电的产生和及时消除静电，例如应用不易产生静电的材料、增加环境湿度、操作人 员和设备接地等；而电路方面，只要是增加集成电路本身的静电放电耐受能力，例如增加额 外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。用于高压集成电路的静电保护器件主要需要注意以下几个重要的参数；1、高的阻 断电压，使得在正常高电压下工作时，保持高阻态，从而不影响其他电路的正常工作；2、合 适的触发电压(Trigger Voltage)，以保护内部电路；3、高于工作电压的维持电压(Holding Voltage)，防止发生闩锁效应(Latch up) ；4、足够的静电自我保护能力。现有的主要用于 高压静电保护的器件有可控硅整流器(SCR)、二极管(Diode)、横向扩散金属氧化物半导体 (LDMOS)等，但这些都难以同时满足上面的条件。如SCR，LDMOS维持电压很低，容易在集成 电路正常工作时发生闩锁效应，导致电路失效；DIODE自我保护能力差，要达到足够的保护 能力，需要耗费很大面积。相近的集成电路静电保护器件实现方案在下述专利文献中披露。第一 种方案如美国专利 US5225702 =Silicon controlled rectifier structure for electrostaticdischarge protection所述(见图1)，这种结构的缺点在于，由于触发电压 是由N阱和P阱的反向击穿电压所决定，所以它的触发电压过高(大约60V)，维持电压是由 "P+AN0DE"228,"N 阱，，224，“P 阱” 222，“N+CATHH0DE，，226 所组成的 PNPN SCR 结构所决定， 维持电压很低，且不易调节。第二种方案如美国专利 US5907462 =Gate coupled SCR for ESD protectioncircuits所述(见图2)，该结构与US5225702中所述方案结构的差别主要是通 过栅和外接电阻118所组成的RC电路来降低触发电压，从而可以应用于中、低电压操作的 集成电路静电放电保护，但是和US5225702中所述方案一样，它的维持电压依然过低且不 能调节，还存在集成电路因闩锁效应而失效的风险。
技术实现思路
本专利技术提出一种SCR维持电压的静电保护结构，主要用于半导体高压工艺技术的 静电放电保护，解决集成电路的静电保护器件维持电压低的问题，且集成电路不易因闩锁 效应而失效。本专利技术集成电路中高压器件的静电放电保护结构对传统的高压保护器件结构进 行改进，在原有的SCR的阳极端即P+注入区(1，108，228)下面增加一个N注入区，提高SCR 阳极下部的电子浓度。通过调整该注入的剂量，降低原有器件的ESD触发电压及提高其维 持电压。提升静电放电的保护能力和对闩锁效应的抵御能力。如图3所示，其中1，2，3，4，5，6，7，8，9形成一个SCR-LDM0S的结构。N+注入区2， FOX 3，POLY 4，N+注入区9，它们共同形成了 LDMOS的基本结构。而P+注入区1、P阱5、N 阱7、N+注入区9四个部分共同形成一个SCR，通过在P+注入区1和N+注入区2下部，与P 阱5、N阱7相邻增加一个N注入区8，使得P+注入区1、P阱5、N阱7、N+注入区9与N注 入区8共同形成改进的SCR，还包含一个LDMOS的漂移区N注入区6。本专利技术所述提升集成电路中的ESD保护能力的器件，能在不显著改变传统器件结 构的条件下，提升集成电路中高压器件的静电放电保护结构的维持电压和抗闩锁效应能 力，与传统的SCR和LDMOS结构相比，在同样的面积中保护能力更强，维持电压和触发电压 的调整更为方便灵活。附图说明 R 等效电阻 具体实施例方式下面结合附图及实施例对本专利技术作进一步说明。本专利技术与其他相似的保护结构最的大不同就是，在SCR的阳极端下面进行了一次 N注入，形成的N注入区对器件中的SCR的ESD表现起了重要的作用，并且注入的条件可根 据具体被保护的部分的需要进行调节。作为本专利技术的静电放电(ESD)器件的具体结构的实施例，如图3所示为一种 SCR-LDM0S 的结构。其中1，2，3，4，5，6，7，8，9 形成一个 SCR-LDM0S 的结构。N+注入区 2，FOX 3，POLY 4，N+注入区9，它们共同形成了 LDMOS的基本结构。而P+注入区1、P阱5、N阱7、N+注入 区9四个部分共同形成一个SCR，通过在P+注入区1和N+注入区2下部，与P阱5、N阱7 相邻增加一个N注入区8，使得P+注入区1、P阱5、N阱7、N+注入区9与N注入区8共同 形成改进的SCR。方案中还包含一个LDMOS的漂移区N注入区6，位于FOX 3的下部，与上 述N注入区8相连接。。对于SCR部分它的等效电路图如图4所示，图中P+注入区1、P阱5、N阱7、N注 入区8、N+注入区9组成了一个PNPN的四层SCR结构，而P+注入区1、P阱5、N阱7、N注 入区8组成图4中的Tl管，P阱5、N阱7、N注入区8、N+注入区9组成图中的T2管，R是 图4中N阱7的电阻。本专利技术存在一个注入区8 (使用ESD注入)，这样做的目的是减小了 Tl基极的电 阻，从等效电路上来看，相当于减小了 R的阻值，同时增大了基区的掺杂，也减小了 Tl管的 β值(放大倍数)，β的降低意味着Tl导通电阻的增大，反映在ESD保护器件的自身上来 就是TLP测试中的维持电压的增大。R的降低，对于Tl管来说B、E间电阻变小，B、E之间 感受到的电压变小，导致Tl管的基极电流变小，所以饱和压降提高。SCR的维持增大。R的 降低对于Τ2管来说C、E之间感受到的电压变大，使得T2更早地被击穿进入饱和区，所以导 致整个的SCR的触发电压降低。本专利技术的静电放电保护器件在应用时，漏极1，2接高电位，源极9接低电位。在没 有ESD事件发生的时候，它处于关断状态SCR关断；在ESD事件发生时，在漏端出现高电位。 导致SCR结构中的N阱7和P阱5结击穿，PNP-NPN两个BJT耦合作用下SCR开启导通泄放 ESD电流，与其它的SCR不同的是虽然本专利技术所涉及的器件它的击穿虽然也是发生在N阱7 和P阱5结，但是由于存在N注入区8使得器件的N阱区7掺杂浓度变大，耗尽区可扩展的 距离变小，降低了 SCR的触发电压，同时如前面讨论的一样它的导通电阻会本文档来自技高网...

【技术保护点】
１．一种基于ＳＣＲ结构的集成电路静电保护器件，包含由Ｐ＋注入区（１）、Ｐ阱（５）、Ｎ阱（７）、Ｎ＋注入区（９）构成的ＳＣＲ，其特征在于：在所述ＳＣＲ的阳极端（１）下面增加一个Ｎ注入区（８）。

【技术特征摘要】

【专利技术属性】
技术研发人员：代萌，林中瑀，
申请(专利权)人：无锡华润上华半导体有限公司，无锡华润上华科技有限公司，
类型：发明
国别省市：32