用于集成电路的基于双随机位生成器的防篡改系统技术方案

一种装置包括网格块，被配置为生成第一数字的第一数字生成器，被配置为生成第二数字的第二数字生成器，以及被配置为将该第一数字与第二数字进行比较并且从该网格块生成输出信号的比较器块。该输出信号指示在该网格块上的未授权活动的出现。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】用于集成电路的基于双随机位生成器的防篡改系统相关申请的交叉引用本公开要求于2013年3月I日提交的题为“DUAL PSEUDO-RANDOM BITSGENERATOR-BASED ACTIVE MESH WIRE ANT1-TAMPER SYSTEM FOR INTEGRATED CIRCUITS”的美国临时申请N0.61/771511的权益，其通过引用的方式整体并入于此。
技术介绍
这里所提供的
技术介绍
描述是为了总体上呈现本公开的上下文的目的。本专利技术人的工作(到该
技术介绍
部分中所描述的工作的程度)以及描述中在提交时并不以其它方式构成现有技术的方面，既非明确也非隐含地被承认形成相对本公开的现有技术。防篡改(AT)系统旨在针对诸如计算机处理器、集成电路(IC)和多芯片模块之类的电子硬件的功能的逆向工程或改动提供保护。AT系统能够被归类为被动或主动AT系统。例如，被动AT系统包括在集成电路的关键部分之上的共形的涂层和/或排列网格(mesh)线路，而使得该关键部分在不去除该涂层和/或网格线路的情况下不可见。在使用网格线路的被动AT系统中，没有电信号通过该网格线路进行传送。另一方面，主动AT系统在检测到未授权活动时采取保护性动作。在包括网格线路的主动AT系统中，可以通过该网格线路传送电信号以便检测触发保护性动作的未授权活动。
技术实现思路
在一个实施例中，一种装置包括网格块，被配置为生成第一数字的第一数字生成器，被配置为生成第二数字的第二数字生成器，以及被配置为将该第一数字与第二数字进行比较并且从该网格块生成输出信号的比较器块。该输出信号指示在该网格块上的未授权活动的出现。在一个实施例中，一种方法包括分别使用网格块中的第一数字生成器和第二数字生成器来生成第一数字和第二数字，并且将该第一数字与第二数字进行比较以从该网格块生成输出信号。该输出信号指示在该网格块上的未授权活动的出现。【附图说明】参考以下附图对作为示例而提供的本公开的各个实施例进行详细描述，其中同样的附图标记指代同样的元件，并且其中:图1是包括防篡改(AT)系统和控制器的集成电路(IC)的一部分的框图。图2是根据一个实施例的AT系统的示图。图3A是根据一个实施例的图2的AT系统中所包括的时钟篡改检测器的电路图。图3B和3C图示了与图3A中的电路的操作相关的波形。图4A图示了根据一个实施例的网格块。图4B图示了根据一个实施例的图4A的网格块中所包括的网格缓冲器的一部分。图4C图示了根据一个实施例的图4A中的网格块中所包括的反相块的一部分。图4D图示了根据一个实施例的图4A中的网格块中所包括的用于生成伪随机数的第一电路的不图。图4E是根据一个实施例的图4A中的网格块中所包括的用于生成伪随机数的第二电路的不图。图5是图示根据一个实施例的包括图4A中的网格块的一部分的多个分层的截面图。图6是根据一个实施例的用于生成AT系统的警报信号的方法的流程图。图7是根据一个实施例的用于生成AT系统的警报信号的方法的流程图。【具体实施方式】图1是包括防篡改(AT)系统1-110和控制器150的集成电路(IC)的部分100的框图。当AT系统1-110检测到非授权活动时，AT系统1-110向控制器150提供包括一个或多个位的警报信号1-130以便采取保护性动作。例如，这些非授权活动包括蚀刻AT系统1-110的一部分、绕过AT系统1-110的网格线路以及禁用AT系统1-110中的时钟信号以便对IC的功能进行逆向工程或改动中的一种或多种活动。控制器150响应于用于采取保护性动作的警报信号1-130而控制IC的电路元件。该保护性动作可以包括禁用IC芯片的一些功能、重写或擦除IC芯片的存储器单元中的一些或所有存储器单元，或者物理损坏或清除IC芯片的关键元件中的一种或多种。图2是根据一个实施例的AT系统2-110的示图。AT系统2-110包括多个网格块210-1至210-n、时钟篡改检测器220和时钟生成器260。多个网格块210-1至210-n生成多个块输出信号230-1至230_n，输出信号中的每个输出信号指示相对应的网格块是否检测到非授权活动。例如，当网格块210-1至210-n之一的一部分被蚀刻以暴露出处于该网格块的被蚀刻部分下方的IC芯片的关键部分时，该网格块生成具有诸如逻辑高值(例如，“I”)的第一逻辑值的相对应的块输出信号；否则该网格块生成诸如逻辑低值(例如，“O”)的第二逻辑值。时钟生成器260被耦合至多个网格块210-1至210_n以及时钟篡改检测器2-220。时钟生成器260通过多个时钟线路265-1至265-(n+1)向多个网格块210-1至210_n和时钟篡改检测器2-220提供时钟信号。响应于该时钟信号，多个网格块210-1至210-n可以执行逻辑操作。块输出信号230-1至230-n与时钟篡改检测信号2_232在一起被分组为(n+1)位的警报信号2-130。时钟篡改检测信号2-232由时钟篡改检测器2-220生成，并且在被重置时取逻辑值1，并且在一个时钟周期后假设等于块输出信号230-1至230-n的逻辑OR的值。结果，尝试通过切断时钟信号而对活跃的网格块210-1至210-n之一去激活将会使得警报信号2-130中的时钟篡改检测信号2-232变为停顿在逻辑1，这以信号发出警报。图3A是根据一个实施例的适于用作图2的时钟篡改检测器2-220的时钟篡改检测器3-220的电路图。时钟篡改检测器3-220包括η输入的OR门304以及锁存器308。对应于图2的块输出信号230-1至230_η的警报信号Alarm-1至Alarm-n均被连接至η位OR门304的输入。对应于时钟线路265-(n+1)上的信号的时钟信号CLK被连接至锁存器308的时钟输入。重置信号RESET被连接至锁存器308的设置输入。该锁存器的输出被连接至Alarm-(n+1)信号，其对应于图2的时钟篡改检测信号2-232。时钟篡改检测器3-220的操作将参考图3B和3C进行解释。图3B和3C图示了与图3A的时钟篡改检测器3-220相关联的波形。图3B和3C图示了图3A中的Alarm-1至Alarm-n信号、Alarm-(n+1)信号、重置信号RESET和时钟信号CLK的波形。图3B图示了在时钟信号CLK进行操作时的时钟篡改检测器3_220的操作。在第一时间tl，施加重置信号RESET，其对锁存器308进行设置并且因此使得Alarm- (n+1)信号具有如边沿321所示的逻辑高值(例如，“I”)。在一个实施例中，该第一时间tl对应于与时钟信号CLK具有不同周期的另一时钟信号的边沿。当多个网格块210-1至210-n (参见图2)并未检测到非授权活动时，Alarm-1至Alarm-n信号在第一时间tl具有逻辑低值(例如，“O”)。在继第一时间tl之后的对应于时钟信号CLK的上升沿312的第二时间t2，锁存器308进行时钟计时并且因此Alarm-(n+1)信号具有对应于Alarm-1至Alarm-n信号的逻辑OR的值。由于Alarm-1至Alarm-n信号在第二时间t2全部具有逻辑低值，所以Alarm-(n+1)变为具有逻辑低值，并且因此不以信号发出警报。图3C图示了时钟篡本文档来自技高网...

【技术保护点】
一种方法，包括：分别使用网格块中的第一数字生成器和第二数字生成器生成第一数字和第二数字；以及将所述第一数字与所述第二数字进行比较以从所述网格块生成输出信号，其中所述输出信号指示在所述网格块上的未授权活动的出现。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·K·阿尔克里什纳萨米，C·C·苏，M·K·李，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB