集成电路高压兼容静电放电的电源钳制电路制造技术

本发明专利技术公开了集成电路高压兼容静电放电的电源钳制电路，采用PMOS晶体管、NMOS晶体管、电阻与二极管相结合的设计电路，在能够有效的释放静电放电（ESD）电流的同时，避免了使用比较大的电阻和电容而带来的浪费芯片面积的问题。本发明专利技术通过使用薄栅低压NMOS晶体管作为电容器，代替了传统的电容器，大大减小了设计版面，节约了芯片面积，在电路中应用二极管，使电路适应2.5V的电源电压，保证薄栅低压NMOS晶体管作为电容器使用时充、放电通路顺畅，确保能够有效的泄放静电放电（ESD）电流。

【技术实现步骤摘要】
集成电路高压兼容静电放电的电源钳制电路
本专利技术涉及一种电源钳制电路，尤其是一种用于集成电路高压兼容静电放电的电源钳制电路。
技术介绍
目前，一般的RC触发的电源钳制电路，为了能够有效的泄放静电放电（ESD）电流，RC时间常数需要设计为0.5us-1us,如此大的RC时间常数需要比较大的电容和电阻，所以在集成电路版图设计时，电阻和电容需要比较大版图面积，造成了芯片面积的浪费。
技术实现思路
为了解决上述技术问题，本专利技术提供了用于集成电路高压兼容静电放电的电源钳制电路，通过在电路中设置由NOMS晶体管和PMOS晶体管组成的反相器、BigFET晶体管、NMOS晶体管、二极管以及电阻，解决了现有技术中存在的浪费芯片面积的技术问题。为了实现上述目的，本专利技术采用的技术方案是：用于集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：电阻的一端连接在电源上，另一端连接在二极管的阳极，二极管的阴极连接在二极管的阳极，二极管的阴极连接在二极管的阳极，二极管的阴极连接在二极管的阳极，NMOS晶体管的栅极连接在二极管阴极上，NMOS晶体管的漏极与源极接地；PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管、PMOS晶体管与PMOS晶体管的漏极连接电源，NMOS晶体管、NMOS晶体管与NMOS晶体管的源极接地，反相器输入端接二极管的阳极，反相器输出端连接反相器的输入端，反相器的输出端连接反相器的输入端；NMOS晶体管的栅极连接反相器的输出端，漏极连接电源，源极接地；电阻的一端连接NMOS晶体管的栅极，另一端接地。NMOS晶体管为BigFET晶体管。本专利技术的有益效果在于：本专利技术采用上述结构，通过使用NMOS晶体管作为电容器，代替了传统的电容器，大大减小了设计版面，节约了芯片面积，在电路中应用二极管，使电路适应2.5V的电源电压，保证NMOS晶体管作为电容器使用时充、放电通路顺畅，确保能够有效的泄放静电放电（ESD）电流。附图说明图1：为本专利技术的结构示意图。图2：为本专利技术的使用效果仿真图。具体实施方式下面结合附图对本专利技术作详细描述。如图1所示的用于集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：电阻4的一端连接在电源上，另一端连接在二极管2的阳极，二极管2的阴极连接在二极管3的阳极，二极管3的阴极连接在二极管1的阳极，二极管1的阴极连接在二极管2的阳极，NMOS晶体管16的栅极连接在二极管3阴极上，NMOS晶体管16的漏极与源极接地；PMOS晶体管10与NMOS晶体管5组成反相器13，PMOS晶体管11与NMOS晶体管6组成反相器14，PMOS晶体管12与NMOS晶体管7组成反相器15，PMOS晶体管10、PMOS晶体管11与PMOS晶体管12的漏极连接电源，NMOS晶体管5、NMOS晶体管6与NMOS晶体管7的源极接地，反相器13输入端接二极管2的阳极，反相器13输出端连接反相器14的输入端，反相器14的输出端连接反相器15的输入端；NMOS晶体管8为BigFET晶体管，其栅极连接反相器15的输出端，漏极连接电源，源极接地；电阻9的一端连接NMOS晶体管8的栅极，另一端接地。静电放电（ESD）脉冲施加在VDD和GND之间，反相器13输入端为低电压，反相器13的输出端为高电压，反相器14的输出端为低电压，NMOS晶体管8栅节点为高电压，NMOS晶体管8开启导通ESD电流。本专利技术的RC触发电路采用1.2V栅氧的NMOS晶体管16作为电容器使用，其氧化层比较薄，单位面积电容比较大，电路中的其他MOS管采用2.5V栅氧化层MOS管，以适应2.5V的电源电压。RC触发电路串联的二极管2和二极管3用于提高RC触发电路的耐受电压，使电路可以做到2.5V高压兼容，以适应2.5V的电源电压，同时可以保持NMOS晶体管16作为电容器使用时充电通路顺畅。二极管1用于保持NMOS晶体管16作为电容器使用时放电通路顺畅。采用此设计，RC时间常数仍然需要0.5us-1us,但是电容面积可以大大减小，从而大大减小芯片面积。如图2所示，采用Cadencespectre仿真所得的HBM1.3A脉冲下各个节点的电压和电流情况。在HBM脉冲下，从仿真结果可以发现，NMOS晶体管8栅节点泄放的静电放电（ESD）电流从1.25A开始随着平稳下降，到达750us之后电流为趋于平缓，近乎为0，可以看出，NMOS晶体管8泄放了全部静电放电（ESD）电流。本文档来自技高网...

【技术保护点】
集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：电阻（4）的一端连接在电源上，另一端连接在二极管（2）的阳极，二极管（2）的阴极连接在二极管（3）的阳极，二极管（3）的阴极连接在二极管（1）的阳极，二极管（1）的阴极连接在二极管（2）的阳极，NMOS晶体管（16）的栅极连接在二极管（3）阴极上，NMOS晶体管（16）的漏极与源极接地；PMOS晶体管（10）与NMOS晶体管（5）组成反相器（13），PMOS晶体管（11）与NMOS晶体管（6）组成反相器（14），PMOS晶体管（12）与NMOS晶体管（7）组成反相器（15），PMOS晶体管（10）、PMOS晶体管（11）与PMOS晶体管（12）的漏极连接电源，NMOS晶体管（5）、NMOS晶体管（6）与NMOS晶体管（7）的源极接地，反相器（13）输入端接二极管（2）的阳极，反相器（13）输出端连接反相器（14）的输入端，反相器（14）的输出端连接反相器（15）的输入端；NMOS晶体管（8）的栅极连接反相器（15）的输出端，漏极连接电源，源极接地；电阻（9）的一端连接NMOS晶体管（8）的栅极，另一端接地。...

【技术特征摘要】
1.集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：电阻I(4)的一端连接在电源上，另一端连接在二极管II(2)的阳极，二极管II(2)的阴极连接在二极管III(3)的阳极，二极管III(3)的阴极连接在二极管I(1)的阳极，二极管I(1)的阴极连接在二极管II(2)的阳极，NMOS晶体管I(16)的栅极连接在二极管III(3)阴极上，NMOS晶体管I(16)的漏极与源极接地；PMOS晶体管I(10)与NMOS晶体管II(5)组成反相器I(13)，PMOS晶体管II(11)与NMOS晶体管III(6)组成反相器II(14)，PMOS晶体管III(12)与NM...

【专利技术属性】
技术研发人员：蔡小五，高哲，吕川，魏俊秀，闫明，梁超，刘兴辉，
申请(专利权)人：辽宁大学，
类型：发明
国别省市：辽宁;21