纳米MOS器件制备方法及纳米MOS器件技术

本发明专利技术公开了一种纳米MOS器件的制备方法，其制备的栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能；并且该方法是通过在多晶半导体层两侧的侧壁表面沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层的侧壁表面扩散，经过退火后，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线(即金属栅)，而不需要利用高分辨率的光刻技术来形成金属半导体化合物纳米线，因而大大节约了成本；同时，还公开了一种纳米MOS器件，其栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体工艺
，尤其涉及一种纳米MOS器件制备方法及纳米 MOS器件。
技术介绍
自从第一个晶体管专利技术以来，经过几十年的飞速发展，晶体管的横向和纵向尺寸都迅速缩小。据国际半导体技术蓝图(ITRS，International TechnologyRoadmap for Semiconductors)在2004年的预测，到2018年晶体管的特征尺寸将达到7nm。尺寸的持续缩小使晶体管的性能(速度)不断提高，也使得我们能够在相同面积的芯片上集成更多的器件，集成电路的功能越来越强，同时也降低了单位功能成本。然而器件特征尺寸的不断减小也带来了一系列的挑战。由于传统的MOS器件的栅极大多采用多晶硅，而当传统的多晶硅栅晶体管的尺寸缩小到一定程度后，将出现多晶硅栅耗尽效应(PDE，Poly Depletion Effect)，从而阻碍晶体管性能的提升。所谓多晶硅栅耗尽效应，是指当晶体管处于导通状态时，在多晶硅栅极中形成耗尽层，由于该耗尽层和栅氧化层之间是叠加关系，因此从电性能角度观察到的栅氧化层的有效厚度为栅氧化层实际厚度与耗尽层厚度之和，从而使得栅氧化层的有效厚度增加，导致晶体管导通电流减小。为了解决上述的多晶硅栅耗尽效应问题，金属栅应运而生。所谓金属栅是指用金属来作为MOS晶体管的栅极。由于金属具有高的电导，因此金属栅能避免栅极耗尽效应，从而使MOS器件具有更好的性能。但是，目前纳米尺度的金属栅的制备还存在一定的技术难点。这是因为目前金属栅能达到的最小尺寸主要依赖于光刻技术，而光刻系统的分辨率目前还达不到几纳米的程度，并且光刻系统价格昂贵，工艺成本太高。因此，如何制备出纳米级的金属栅及MOS器件，已成为目前业界亟需解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种纳米MOS器件制备方法及纳米MOS器件，以减小MOS 器件的特征尺寸，提高MOS器件的性能。为解决上述问题，本专利技术提出一种纳米MOS器件的制备方法，该方法包括如下步骤(1)提供半导体衬底；(2)在所述半导体衬底上制备栅氧化层；(3)在所述栅氧化层上制备栅极，并在所述栅极的两侧形成侧墙，其中，所述栅极为金属半导体化合物纳米线；(4)进行源漏注入，在所述半导体衬底内形成源漏区；其中，步骤C3)具体包括如下步骤在所述栅氧化层上依次形成多晶半导体层以及绝缘层；依次对所述绝缘层以及所述多晶半导体层进行刻蚀，去掉两侧的绝缘层以及多晶半导体层；在所述多晶半导体层两侧的侧壁上沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层扩散；去除所述多晶半导体层侧壁表面剩余的金属薄膜；对所述多晶半导体层进行退火，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线；去除所述绝缘层及所述多晶半导体层；以所述金属半导体化合物纳米线为掩模，对所述栅氧化层进行刻蚀；以及在所述金属半导体化合物纳米线的两侧形成侧墙。可选的，所述栅极的长度为2 llnm。可选的，所述金属薄膜是通过PVD法沉积在所述多晶半导体层两侧的侧壁上的。可选的，在所述PVD法沉积金属薄膜的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述多晶半导体层上加第一偏压。可选的，所述将靶材部分离化成离子状态是通过在所述靶材上加第二偏压实现的。可选的，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。可选的，所述第二偏压为直流偏压、交流偏压或脉冲偏压中的任一种。可选的，所述栅氧化层为高K介质层。可选的，所述半导体衬底为硅或绝缘层上硅，所述多晶半导体层为多晶硅层，所述金属半导体化合物纳米线为金属硅化物纳米线。可选的，所述半导体衬底为锗或绝缘层上锗，所述多晶半导体层为多晶锗层，所述金属半导体化合物纳米线为金属锗化物纳米线。可选的，所述金属半导体化合物纳米线由金属与所述多晶半导体层反应生成，其中，所述金属为镍、钴、钛、镱中的任一种，或镍、钴、钛、镱中的任一种并掺入钼。可选的，所述金属中还掺入了钨和/或钼。可选的，在所述多晶半导体层两侧的侧壁上沉积金属薄膜时的衬底温度为0 300 C。可选的，所述退火的温度为200 900°C。同时，为解决上述问题，本专利技术还提出一种利用上述纳米MOS器件的制备方法得到的纳米MOS器件，所述纳米MOS器件包括半导体衬底；栅氧化层，形成于所述半导体衬底上；栅极，形成于所述栅氧化层上，并且所述栅极的两侧形成有侧墙；以及源漏区，形成于所述栅极两侧的所述半导体衬底内。可选的，所述栅极的长度为2 llnm。 可选的，所述栅氧化层为高K介质层。 可选的，所述半导体衬底为硅或绝缘层上硅，所述金属半导体化合物纳米线为金属硅化物纳米线。可选的，所述半导体衬底为锗或绝缘层上锗，所述金属半导体化合物纳米线为金属锗化物纳米线。与现有技术 相比，本专利技术提供的纳米MOS器件的制备方法，其制备的栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能；并且该方法是通过在多晶半导体层两侧的侧壁表面沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层的侧壁表面扩散，经过退火后，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线(即金属栅)，而不需要利用高分辨率的光刻技术来形成金属半导体化合物纳米线，因而大大节约了成本。与现有技术相比，本专利技术提供的纳米MOS器件，其栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能。附图说明图1为本专利技术实施例提供的纳米MOS器件的制备方法的流程图；图2A至图2J为本专利技术实施例提供的纳米MOS器件的制备方法的各步骤对应的器件剖面图；图3为本专利技术实施例提供的纳米MOS器件的剖面图。 具体实施例方式以下结合附图和具体实施例对本专利技术提出的纳米MOS器件及其制备方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供一种纳米MOS器件的制备方法，其制备的栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能；并且该方法是通过在多晶半导体层两侧的侧壁表面沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层的侧壁表面扩散，经过退火后，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线 (即金属栅)，而不需要利用高分辨率的光刻技术来形成金属半导体化合物纳米线，因而大大节约了成本；同时，还提供一种纳米MOS器件，其栅极为金属栅，因而可避免多晶栅极的耗尽效应，提高MOS器件的性能。 请参考图1，以及图2A至图2J，其中，图1为本专利技术实施例提供的纳米MOS器件的制备方法的流程图，图2A至图2J为本专利技术实施例提供的纳米MOS器件的制备方法的各步骤对应的器件剖面图。结合图1，以及图2A至图2J，本专利技术实施例提供的纳米MOS器件100 的制备方法包括如下步骤SlOl、提供半导体衬底101 ；S102、在所述半导体衬底101上制备栅氧化层102 ；其中，所述栅氧化层102为高K 介质层；S103、在所述栅氧化层102上制备栅极，并在所述栅极的两侧形成侧墙104 ；其中， 所述栅极为金属半导体化合物纳米线103 ；具体地，在所述栅氧化层102上制备栅极包括以下步骤在所述栅氧化层102上依次形成多晶半导体本文档来自技高网...

【技术保护点】
１．一种纳米ＭＯＳ器件的制备方法，其特征在于，包括如下步骤：（１）提供半导体衬底；（２）在所述半导体衬底上制备栅氧化层；（３）在所述栅氧化层上制备栅极，并在所述栅极的两侧形成侧墙，其中，所述栅极为金属半导体化合物纳米线；（４）进行源漏注入，在所述半导体衬底内形成源漏区；其中，步骤（３）具体包括如下步骤：在所述栅氧化层上依次形成多晶半导体层以及绝缘层；依次对所述绝缘层以及所述多晶半导体层进行刻蚀，去掉两侧的绝缘层以及多晶半导体层；在所述多晶半导体层两侧的侧壁上沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层扩散；去除所述多晶半导体层侧壁表面剩余的金属薄膜；对所述多晶半导体层进行退火，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线；去除所述绝缘层及所述多晶半导体层；以所述金属半导体化合物纳米线为掩模，对所述栅氧化层进行刻蚀；以及在所述金属半导体化合物纳米线的两侧形成侧墙。

【技术特征摘要】
1.一种纳米MOS器件的制备方法，其特征在于，包括如下步骤(1)提供半导体衬底；(2)在所述半导体衬底上制备栅氧化层；(3)在所述栅氧化层上制备栅极，并在所述栅极的两侧形成侧墙，其中，所述栅极为金属半导体化合物纳米线；(4)进行源漏注入，在所述半导体衬底内形成源漏区；其中，步骤C3)具体包括如下步骤在所述栅氧化层上依次形成多晶半导体层以及绝缘层；依次对所述绝缘层以及所述多晶半导体层进行刻蚀，去掉两侧的绝缘层以及多晶半导体层；在所述多晶半导体层两侧的侧壁上沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层扩散；去除所述多晶半导体层侧壁表面剩余的金属薄膜；对所述多晶半导体层进行退火，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线；去除所述绝缘层及所述多晶半导体层；以所述金属半导体化合物纳米线为掩模，对所述栅氧化层进行刻蚀；以及在所述金属半导体化合物纳米线的两侧形成侧墙。2.如权利要求1所述的纳米MOS器件的制备方法，其特征在于，所述栅极的长度为2 Ilnm03.如权利要求1所述的纳米MOS器件的制备方法，其特征在于，所述金属薄膜是通过 PVD法沉积在所述多晶半导体层两侧的侧壁上的。4.如权利要求3所述的纳米MOS器件的制备方法，其特征在于，在所述PVD法沉积金属薄膜的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述多晶半导体层上加第一偏压。5.如权利要求4所述的纳米MOS器件的制备方法，其特征在于，所述将靶材部分离化成离子状态是通过在所述靶材上加第二偏压实现的。6.如权利要求5所述的纳米MOS器件的制备方法，其特征在于，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。7.如权利要求5所述的纳米MOS器件的制备方法，其特征在于，所述第二偏压为直流偏压、交流偏压或脉冲偏压中的任一种。8.如权利要求1所述的纳米MOS器件的制备方法，其特征在于...

【专利技术属性】
技术研发人员：吴东平，胡成，朱伦，朱志炜，张世理，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31