半导体装置及半导体装置的生产方法制造方法及图纸

一种半导体装置及半导体装置的生产方法，该连接焊盘具有由金属材料制造的露出表面，该金属材料比与其连接的配线层的金属更不容易扩散进入介电层。

【技术实现步骤摘要】

本专利技术涉及半导体装置及生产半导体装置的方法。
技术介绍
已知将两个半导体基板结合在一起以生产高集成度的半导体芯片的技术(例如， 见日本专利公开No. 2006-66808，以下称专利文件1)。根据专利文件1，结合在一起的两个 半导体基板通过保持在其间的隆起彼此电连接。
技术实现思路
这里公开的是提供一种或多种途径来最小化或消除材料从接触焊盘扩散进入相 对基板或相对基板上的接触焊盘的一项或多项专利技术。根据本专利技术的实施例，两个半导体基板的每一个都提供有焊盘，并且两个焊盘通 过其彼此直接接触而彼此连接。本专利技术的实施例避免了结合的半导体基板因一个焊盘和/或基板相对于另一个 焊盘和/或基板的相对位移而使电特性劣化。这样的位移能够引起一个半导体基板上的焊 盘与另一个半导体基板上的介电膜进行接触。在此情况下，构成焊盘的金属的离子可以扩 散进入介电膜，由此降低了电特性。本专利技术的实施例提供半导体装置及其生产方法。根据本专利技术实施例的半导体装置包括基板、介电层、焊盘和配线。介电层形成在基 板的一侧上。焊盘形成在介电层的凹槽内。配线连接到焊盘。焊盘的至少露出的顶表面的 区域由对绝缘层的扩散性低于配线对绝缘层的扩散性的金属材料制造。绝缘层可以形成在 另一个基板上，使其与其中包含焊盘的介电层相邻。根据另一个实施例，半导体装置包括第一半导体基板和第二半导体基板。第一介 电膜形成在第一半导体基板的表面上。第一焊盘形成在第一半导体基板上。第二介电膜形 成在第二半导体基板的表面上。第二焊盘形成在第二半导体基板上。配线电连接到第二焊 盘。第一焊盘和第二焊盘具有露出的接触区域。第一半导体基板和第二半导体基板结合在 一起，使第一焊盘的接触区域电连接第二焊盘的接触区域。第二焊盘的至少接触区域由对 第一介电膜的扩散性低于配线对第一介电膜的扩散性的金属材料形成。根据本专利技术的实施例，生产半导体装置的方法包括形成第一焊盘和第二焊盘。第 一焊盘形成在第一半导体基板上的第一介电膜的凹槽内。第二焊盘形成在第二半导体基板 上的第二介电膜的凹槽内。该方法包括将第一半导体基板和第二半导体基板结合在一起， 使第一焊盘的接触区域接合第二焊盘的接触区域。第二焊盘的至少接触区域由对第一介电 膜的扩散性低于配线对第一介电膜的扩散性的金属材料形成。根据本专利技术的实施例，能够防止可能在接合时发生的，半导体装置因半导体基板 的位移引起的电特性上的劣化。附图说明图IA和IB分别是示出关于本专利技术一实施例的层叠晶片的示意性透视图和示意性 截面图；图2A是图IB中区域IIa的截面图，而图2B和2C是图IB中区域IIa的平面图；图3是制造由图1所示层叠晶片制造的晶片的方法的示意图；图4是示出图2A所示实施例的第一修改例的截面图；图5是示出图2A所示实施例的第二修改例的截面图；图6是示出图2A所示实施例的第三修改例的截面图；图7A和7B为分别示出图2B和2C所示实施例的第四修改例的平面图；以及图8A和8B是示出芯片连接在一起的示例的示意性透视图。具体实施例方式图IA是示出关于本专利技术一实施例的层叠晶片1的示意性透视图。层叠晶片1由结合在一起的第一晶片3A和第二晶片3B组成(在下文，这些晶片 简称为“晶片3”，而在某些情况下不加以区别)。层叠晶片1通过切片分成多个芯片(半导 体装置5)。图IB是沿着图IA中的Ib至Ib线剖取的示意性截面图。第一晶片3A由第一半导体基板7A和层叠在其上的多层组成，该多层为配线层9 和层间介电膜11。附带地，图IB没有示出可以构成层间介电膜11的多层之间的分界线。 与第一晶片3A类似，第二晶片3B也由第二半导体基板7B和层叠在其上的多层组成，该多 层为配线层9和层间介电膜11。在第一晶片3A和第二晶片3B中，多个配线层9通过穿透 层间介电膜11的通孔13彼此连接。附带地，术语“半导体基板7”在下文有时用于表示第一半导体基板7A和第二半导 体基板7B 二者，而不对其加以区别。半导体基板7是未加工的晶片(或者狭义上的晶片)，例如由硅形成。配线层9和 通孔13例如由铜形成。层间介电膜11由包含硅、氮、氧和碳中的至少一种的任何材料形成。 其示例包括氧化硅膜。晶片3A和3B中的配线层9和通孔13具有阻挡金属21，阻挡金属21防止配线层 9和通孔13扩散进入层间介电膜11，见图2A。阻挡金属21例如可以由诸如TiN或TaN的 材料形成。附带地，半导体基板7和层间介电膜11在下文为了简便在切片之前和之后均由相 同的名字或符号表示。通过在半导体基板7上制造半导体元件(未示出)、配线层9和通孔13，各晶片3A 和3B被制成单功能LSI。例如，晶片3A和晶片3B上的单功能LSI可以分别为存储器31和 逻辑装置33。存储器31例如可以是DRAM、SRAM和闪存，并且逻辑装置33例如可以是MPU 和周边电路。如果各自具有单功能LSI的晶片3A和3B结合在一起，则能够制造多功能和 高集成度的多功能LSI芯片。图2A是图IB中所示的区域IIa的放大图。图2B是图2所示区域IIa中第一晶 片3A的平面图(从第二晶片3B看)。图2C是图2所示区域IIa中第二晶片3B的平面图(从第一晶片3A看)。两个晶片3A和3B形成整体，层间介电膜11(作为最上层)彼此结合。附带地，术 语“第一介电膜15A”和“第二介电膜15B”在下文将用于分别表示第一晶片3A的最上层层 间介电膜11和第二晶片3B的最上层层间介电膜11。同样，术语“介电膜15”将在下文用 于简单地表示“第一介电膜15A”和“第二介电膜15B” 二者，而不对其加以区分。此外，两个晶片3A和3B通过彼此接触的第一焊盘17A(在第一晶片3A中)和第 二焊盘17B (在第二晶片3B中)彼此电连接。附带地，第一焊盘17A和第二焊盘17B在下 文将简称为“焊盘17”，而不对其加以区分。第一焊盘17A由金属形成，填充在第一介电膜15A中形成的凹陷(凹槽)中。第 一焊盘17A具有露出面，露出面与第一介电膜15A和第二介电膜15B之间的边界齐平。第 一焊盘17A在平面上看例如具有矩形形状。第一焊盘17A连接到通孔13，通孔13形成在其正上方。这样，第一焊盘17A连接 到图IB所示的第一配线导体19A，第一配线导体19A由配线层9和通孔13组成并且覆盖有 第一介电层15A(以及其它层间介电膜11)。第二焊盘17B也由金属形成，填充在第二介电膜15B中形成的凹陷(凹槽)中。第 二焊盘17B具有露出面，露出面与第一介电膜15A和第二介电膜15B之间的边界齐平。第 二焊盘17B从平面上看例如具有矩形形状。第二焊盘17B由对层间介电膜11的扩散性低于铜对层间介电膜11的扩散性的金 属形成。这样的金属例如包括Au、Ag、Al、Ta、Ti、W、Sn、Mo、Ni、In和Co以及包含它们中的 至少一种的合金。第二焊盘17B连接到图IB所示第二配线导体19B，第二配线导体19B由配线层9 和通孔13组成并且覆盖有第二介电层15B。第一配线导体19A和第二配线导体19B在下文可简称为“配线导体19”，而不对其 加以区分。第二焊盘17B形成为宽于第一焊盘17A。换言之，两个焊盘17以这样的方式形成， 在两个晶片3结合在一起时，即使它们偏离位置，第一焊盘17A仍然被第二焊盘17本文档来自技高网...

【技术保护点】
一种半导体装置，包括：基板；介电层，在所述基板的一侧；焊盘，在所述介电层的凹槽内；以及配线，连接到所述焊盘，其中，所述焊盘的至少露出的顶表面的区域由在绝缘层中的扩散性低于所述配线在绝缘层中的扩散性的金属材料制造，并且所述绝缘层形成在另一个基板上，所述绝缘层与其中包含有所述焊盘的所述介电层相邻。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：奥山敦，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]