芯片封装体及其制造方法技术

本发明专利技术公开一种芯片封装体及其制造方法。实施例的芯片封装体包括：一半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于半导体基板的第一表面，且位于半导体基板的接垫区上；多个相互隔离的重掺杂区，设于导电垫结下方且与该些导电垫结构电连接；以及，多个导电凸块，设于重掺杂区下方，且经由重掺杂区与导电垫结构形成电连接。

【技术实现步骤摘要】

本专利技术涉及一种芯片封装体，特别是涉及一种晶片级芯片封装体及其制造方法。
技术介绍
目前业界针对芯片的封装已发展出一种晶片级封装技术，在晶片级封装完成之后，再进行切割步骤，以分离形成芯片封装体。其中芯片封装体内的重布线路图案以和金属接垫直接接触为主，因此，在重布线路图案的制作工艺上，必须配合金属接垫的设计。因此，业界亟需一种新颖的芯片封装体及其制作方法，以克服上述问题。
技术实现思路
为克服上述问题，本专利技术的实施例提供一种芯片封装体，包括：一半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及，多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。本专利技术的实施例还提供一种芯片封装体的制造方法，包括：提供一半导体晶片，具有相反的第一表面与第二表面，该半导体晶片包括至少一接垫区与至少一元件区，以及多个导电垫结构，位于该第一表面的该接垫区上；形成多个相互隔离的重掺杂区于该些导电垫结构下方，其中该些重掺杂区和该些导电垫结构形成电连接；以及，形成多个导电凸块于该些重掺杂区的下方，其中该些导电凸块经由该些重掺杂区与该些导电垫结构形成电连接。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：附图说明图1-图2为显示依据本专利技术的一实施例中，形成半导体芯片的制造方法的剖面示意图；图3A-图3F为显示依据本专利技术的另一实施例中，形成承载基板的制造方法的剖面示意图；图4-图5为显示依据本专利技术的另一实施例中，形成芯片封装体的制造方法的剖面示意图；图6A-图6B为显示依据本专利技术的另一实施例中，形成芯片封装体的制造方法的剖面示意图；图7A-图7D为显示依据本专利技术的另一实施例中，形成芯片封装体的制造方法的剖面示意图；-->图8A-图8D为显示依据本专利技术的另一实施例中，形成芯片封装体的制造方法的剖面示意图。主要元件符号说明半导体晶片300；重掺杂区300B；绝缘层301；元件区100A；周边接垫区100B；半导体元件302；导电垫结构304；绝缘壁305；封装层500；间隔层310；空腔316；绝缘层320；重布线路图案330；保护层340；导电凸块350；承载晶片600；重掺杂区600B；绝缘层630；绝缘壁610；封装层500；保护层640；导电凸块650。具体实施方式以下以实施例并配合附图详细说明本专利技术，在附图或说明书描述中，相似或相同的部分使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，附图中各元件的部分将以描述说明之，值得注意的是，图中未绘示或描述的元件，为所属
中具有通常知识者所知的形式。另外，特定的实施例仅为揭示本专利技术使用的特定方式，其并非用以限定本专利技术。本专利技术以一制作CMOS影像感测芯片封装体为例，然而微机电芯片封装体(MEMS chip package)或其他半导体芯片也可适用。亦即，可以了解的是，在本专利技术的芯片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)，或是CMOS影像感测器等。特别是可选择使用晶片级封装(wafer scale package；WSP)制作工艺对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等芯片进行封装。其中上述晶片级封装制作工艺主要指在晶片阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体芯片重新分布在一承载晶片上，再进行封装制作工艺，也可称之为晶片级封装制作工艺。另外，上述晶片级封装制作工艺也适用于由堆叠(stack)方式安排具有集成电路的多片晶片，以形成多层集成电路(multi-layer integrated circuit devices)的芯片封装体。本专利技术的特征之一是通过重掺杂区达成导电垫结构与导电凸块之间的电连接，而不以重布线路图案与导电垫结构的直接接触为必要。在一实施例中，上述重掺杂区直接设置于导电垫结构下方的半导体基底。在另一实施例中，上述重掺杂区也可设置在一额外的承载基板中。请参阅图1至图2，其显示依据本专利技术的一实施例，在半导体晶片上制作芯片封装体的制造方法的剖面示意图。在本实施例中重掺杂区设置于导电垫结构下方的半导体基底。如图1及图2所示，首先提供一半导体晶片300，一般为硅基板，其包括一绝缘层301，可通过热氧化或化学气相沉积法等半导体制作工艺形成，或者在一实施例中可采用一绝缘层-->上覆硅基板(SOI)，或者通过晶片接合制作工艺(wafer bonding)结合两片晶片而成，其中一片晶片具有绝缘层。其次，半导体晶片定义有多个元件区100A，围绕元件区100A者为周边接垫区100B。接续，在半导体晶片300中形成连接至绝缘层301的绝缘壁305以隔离多个区域以作为重掺杂区300B。以及于元件区100A制作半导体元件302，例如影像感测器元件或是微机电结构，而覆盖上述半导体晶片300及半导体元件302者为层间介电层303(IMD)，一般可选择低介电系数(low k)的绝缘材料，例如多孔性氧化层。接着于周边接垫区100B的层间介电层303中制作多个导电垫结构304。上述绝缘壁和绝缘层可以为绝缘材料例如一般的氧化硅，或是由绝缘空间构成，例如是气隙层或真空隔离层。上述导电垫结构304较佳可以由铜(copper；Cu)、铝(aluminum；Al)或其它合适的金属材料所制成。其中值得注意的是，上述半导体晶片于周边接垫区100B的位置包括多个重掺杂区300B，其电连接导电垫结构304并由绝缘壁305所隔离，重掺杂区300B可通过例如扩散或离子注入步骤，掺杂高浓度的离子如掺杂剂量为1E14～6E15atoms/cm2的磷或砷等形成，以构成一导电路径。在一实施例中，一个重掺杂区对应一个导电垫结构，然而，在多个导电垫结构作为共同输出的情形下，可由一个重掺杂区对应多个导电垫结构。此外，半导体晶片300在晶片厂产出时一般覆盖有一芯片保护层306(passivati本文档来自技高网...

【技术保护点】
一种芯片封装体，包括：半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。

【技术特征摘要】
US 2009-8-19 61/235,153;US 2009-8-19 61/235,1461.一种芯片封装体，包括：半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。2.如权利要求1所述的芯片封装体，其中该些重掺杂区之间由一绝缘壁隔离。3.如权利要求2所述的芯片封装体，其中该些重掺杂区下方还包括一绝缘层，且该绝缘壁延伸至该绝缘层。4.如权利要求1所述的芯片封装体，其中该重掺杂区宽于该导电垫结构。5.如权利要求1所述的芯片封装体，其中该些重掺杂区设置于该半导体基板中，且该半导体基板还包括：多个开口，由该半导体基板的第二表面深入该半导体基板中以暴露出该些重掺杂区；及导电图案，位于该些开口内并电性接触该些重掺杂区。6.如权利要求5所述的芯片封装体，其中该导电图案深入该重掺杂区。7.如权利要求5所述的芯片封装体，其中该些开口内的导电图案与该半导体基板之间由一绝缘层所隔离。8.如权利要求1所述的芯片封装体，其中该些重掺杂区设置于一承载基板中，且该承载基板接合至该半导体基板的第一表面。9.如权利要求8所述的芯片封装体，其中该承载基板为一绝缘层上覆硅基板。10.如权利要求1所述的芯片封装体，还包括：封装层，接合至该半导体基板；以及间隔层，设置于该半导体基板与该封装层之间，且围绕该元件区形成一空腔。11.一种芯片封装体的制造方法，包括：提供一半导体晶片，具有相反的第一表面与第二表面，该半导体晶片包括至少一接垫区与至少一元件区，以及多个导电垫结构，位于该第一表面的该接垫区上；形成多个相互隔离的重掺杂区于该些导电垫结构下方，其中该些重掺杂区和...

【专利技术属性】
技术研发人员：刘建宏，周正德，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]