芯片封装体及其制造方法技术

本发明专利技术公开一种芯片封装体及其制造方法。实施例的芯片封装体包括：一半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于半导体基板的第一表面，且位于半导体基板的接垫区上；多个相互隔离的重掺杂区，设于导电垫结下方且与该些导电垫结构电连接；以及，多个导电凸块，设于重掺杂区下方，且经由重掺杂区与导电垫结构形成电连接。

【技术实现步骤摘要】

本专利技术涉及一种芯片封装体，特别是涉及一种晶片级芯片封装体及其制造方法。
技术介绍
目前业界针对芯片的封装已发展出一种晶片级封装技术，在晶片级封装完成之后，再进行切割步骤，以分离形成芯片封装体。其中芯片封装体内的重布线路图案以和金属接垫直接接触为主，因此，在重布线路图案的制作工艺上，必须配合金属接垫的设计。因此，业界亟需一种新颖的芯片封装体及其制作方法，以克服上述问题。
技术实现思路
为克服上述问题，本专利技术的实施例提供一种芯片封装体，包括：一半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及，多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。本专利技术的实施例还提供一种芯片封装体的制造方法，包括：提供一半导体晶片，具有相反的第一表面与第二表面，该半导体晶片包括至少一接垫区与至少一元件区，以及多个导电垫结构，位于该第一表面的该接垫区上；形成多个相互隔离的重掺杂区于该些导电垫结本文档来自技高网...

【技术保护点】
一种芯片封装体，包括：半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。

【技术特征摘要】
US 2009-8-19 61/235,153;US 2009-8-19 61/235,1461.一种芯片封装体，包括：半导体基板，具有相反的第一表面与第二表面，以及至少一接垫区与至少一元件区；多个导电垫结构，位于该半导体基板的第一表面，且位于该半导体基板的该接垫区上；多个相互隔离的重掺杂区，设于该些导电垫结构下方，且与该些导电垫结构电连接；以及多个导电凸块，设于该些重掺杂区下方，且经由该些重掺杂区与该些导电垫结构形成电连接。2.如权利要求1所述的芯片封装体，其中该些重掺杂区之间由一绝缘壁隔离。3.如权利要求2所述的芯片封装体，其中该些重掺杂区下方还包括一绝缘层，且该绝缘壁延伸至该绝缘层。4.如权利要求1所述的芯片封装体，其中该重掺杂区宽于该导电垫结构。5.如权利要求1所述的芯片封装体，其中该些重掺杂区设置于该半导体基板中，且该半导体基板还包括：多个开口，由该半导体基板的第二表面深入该半导体基板中以暴露出该些重掺杂区；及导电图案，位于该些开口内并电性接触该些重掺杂区。6.如权利要求5所述的芯片封装体，其中该导电图案深入该重掺杂区。7.如权利要求5所述的芯片封装体，其中该些开口内的导电图案与该半导体基板之间由一绝缘层所隔离。8.如权利要求1所述的芯片封装体，其中该些重掺杂区设置于一承载基板中，且该承载基板接合至该半导体基板的第一表面。9.如权利要求8所述的芯片封装体，其中该承载基板为一绝缘层上覆硅基板。10.如权利要求1所述的芯片封装体，还包括：封装层，接合至该半导体基板；以及间隔层，设置于该半导体基板与该封装层之间，且围绕该元件区形成一空腔。11.一种芯片封装体的制造方法，包括：提供一半导体晶片，具有相反的第一表面与第二表面，该半导体晶片包括至少一接垫区与至少一元件区，以及多个导电垫结构，位于该第一表面的该接垫区上；形成多个相互隔离的重掺杂区于该些导电垫结构下方，其中该些重掺杂区和...

【专利技术属性】
技术研发人员：刘建宏，周正德，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]