本发明专利技术揭示根据例如速率兼容卷积码（ＲＰＣＣ）等速率兼容码将数据存储于非易失性固态存储器装置（１００）中的设备及方法。此种存储器装置（１００）的实例是快闪存储器装置（１００）。最初可对数据进行块编码（１１２）以用于错误校正及检测。可对所述经块编码的数据进行进一步卷积编码（１１４）。可穿孔（１１６）经卷积编码的数据并将其存储于所述存储器装置（１００）中。所述穿孔减少用于存储所述数据的存储器量。取决于条件，穿孔量可在不穿孔到相对高的穿孔量之间改变以改变所提供的额外错误校正及所使用的存储器的量。当将从所述存储器装置（１００）读取数据时，可对所述经穿孔数据进行解码（１２０、１２２）。
【技术实现步骤摘要】
【国外来华专利技术】
一般来说，本专利技术的实施例涉及集成电路。特定来说，本专利技术的实施例涉及存储器 电路。
技术介绍
快闪存储器是一种形式的可擦除且可再编程非易失性存储器。在快闪存储器中， 存储器单元按“块”进行布置以供擦除。在已擦除块之后，如果需要则准备编程。NOR快闪存 储器是一种类型的提供对个别字节的存取以检索数据但具有相对低的密度的快闪存储器。NAND快闪存储器是一种类型的提供相对高的密度的快闪存储器。高密度是部分通 过形成串联连接的单元列实现。另外，通过NAND快闪存储器，按相对大的字节群组(例如， 数据页)来编程及存取数据。举例来说，一页可对应于阵列中的一行或一行的一部分。举例来说，用于存储数据的存储器单元阵列通常按2维行与列阵列进行布置。这 些阵列在大小上可极大地改变。当所述阵列的单元能够保持2个或更多个层级(也就是说， 每一单元多个层级或两个或更多个数据位)时，所述阵列按3维有效地保持数据。在典型NAND快闪存储器阵列中，快闪单元的源极及漏极串联(源极到漏极)布置 并称为列。控制单元的栅极的“字线”沿着行。通常一次一行地存取数据，其中从每一列存 取一个位。将待读取行的字线设定为用于读取单元的所存储状态的特定电压。可将不同电 压电平用于多级单元。所述列的其它单元的其它行线经设定以“接通”所述单元以准许通 过所述列中的对应单元来读取所述行的单元的所存储状态。每一行的字节数目可在非常宽广的范围内改变，“页”中的字节数目也可如此。一 些制造商按一定数据量来界定一页，以使得(例如)两个数据页可对应于一个字线(行)。 出于本说明的目的，“数据”页”对应于在写入循环或读取循环期间写入至NAND快闪存储器 阵列或从其读取的数据量。在一个实例中，通过启动字线来检索2，112个字节。所述2，112 个字节中的2，048个是数据字节且64个是备用字节，其通常用于错误校正码(ECC)、耗损平 均信息或其它额外开销数据。错误校正码增加所存储数据的强健性。通常，一种形式的块 码用于产生错误校正码，例如循环冗余校验(CRC)校验和、里德-所罗门错误校正码或类似 物。这些错误校正码检测在数据字节的读取中是否存在错误，且只要所述错误不超过所述 错误校正码的能力即通常可校正所述数据字节中的错误。快闪存储器具有许多用途。实例包含快闪存储器硬盘驱动器(硬盘驱动器的取 代物)、USB快闪驱动器或拇指驱动器、移动电话、数码相机、数字媒体播放器、游戏机、存储 器卡、导航装置、个人数字助理、计算机或类似装置。在限制内，错误校正码可校正数据字节 中的数据中的许多错误。然而，超出这些限制，则通常不能校正具有错误的数据。举例来说， 如果字线出现故障，那么针对整个行读取数据可能存在问题。此通常导致有太多错误需要 错误校正码来进行校正。取决于数据的关键程度，数据中不可校正的错误的效应可介于不 方便与具有灾难性之间。附图说明提供这些图式及本文相关联说明以图解说明本专利技术的具体实施例而并不打算具 有限制性。图1是包含存储器装置的示意图，其中所述存储器装置存储具有外部块码及内部 速率兼容码的数据。图2示意性地图解说明用于产生卷积码的编码器的实例。图3示意性地图解说明用于穿孔卷积码的数据流程。图4是大致图解说明用于动态地选择用于将数据存储于NAND快闪存储器装置中 的码率的过程的流程图。具体实施例方式数据根据例如速率兼容卷积码(RCPC)等速率兼容码存储于非易失性固态存储器 装置中。此种存储器装置的实例是快闪存储器装置。最初可对数据进行块编码例如以供错 误校正及检测。对所述经块编码的数据进行进一步卷积编码。当卷积编码增加冗余时，其 也增加待存储的数据量。当穿孔(其有时也称为“打孔”)时，所述经卷积编码的数据中的 一些数据根据穿孔模式移除。稍后将结合图3描述穿孔模式的实例。此增加速率兼容码的 码率m/n，其中m是信息符号的数目且n是码符号的数目。所述穿孔减少用于存储数据的存 储器量。取决于条件，穿孔量可在不穿孔到相对高的穿孔量之间改变以改变所提供的额外 错误校正及所使用的存储器的量。当将从所述存储器装置读取数据时，对所述经穿孔的经 编码数据进行解码。虽然本文中描述了若干特定实施例，但所属领域的技术人员将显而易 见包含并不提供本文中所阐明的所有益处及特征的实施例的其它实施例。存在两个其中使用术语“块”的背景。关于NAND快闪，块是对应于可擦除存储器 单元的页的集合。关于错误校正，块码是指一种类型的错误校正。所述两者可基于背景进 行区分。图1是包含存储器装置100的示意图，其中所述存储器装置使用速率兼容码(也 就是说，具有为m/n的可调节码率的卷积码)来产生经编码的数据。速率兼容码的实例是 卷积码。卷积码是正向错误校正技术，其中到卷积编码器的输入数据串流与所述编码器的 脉冲响应起卷积。图2中图解说明卷积码的计算的实例的方块图。所图解说明的实施例产 生由内部码及外部码形成的并置错误校正码。首先产生外部错误校正码。在产生外部码之 后对内部错误校正码进行编码并对将所述外部码进行进一步编码。外部块码提供错误检测 能力及错误校正能力。内部速率兼容码提供额外错误校正能力。与按块处理数据的块码相 反，速率兼容内部码以连续方式处理数据。图解说明存储器装置100与CPU 102进行通信，CPU 102表示使用存储器装置100 的装置。CPU 102是可对应于微处理器、微控制器、信号处理器或类似装置的处理器。所图 解说明的存储器装置100包含写入缓冲器104、控制器106、存储器阵列108及读取缓冲器 110。控制器106进一步包含块码编码器112、速率兼容编码器124、速率兼容解码器126 及块码解码器122。在所图解说明的实施例中，速率兼容编码器124进一步包含可穿孔码编 码器114及穿孔电路116，且速率兼容解码器126进一步包含插入电路118及可穿孔码解码器120。控制器106可由硬件、由固件(软件)或由硬件与固件两者的组合实施。块码编 码器112及可穿孔码编码器114每一者提供正向错误校正(FEC)。控制器106处置存储到 存储器阵列108及从其检索的数据。为清楚起见，图1中不显示例如缓冲器、行解码器、感 测/放大器电路及类似熟悉组件。举例来说，在块码编码器112与可穿孔码编码器114之 间可存在缓冲器用于存储待编码数据。在可穿孔码编码器114与穿孔电路116之间可存在 缓冲器用于存储待穿孔数据。在穿孔电路116与存储器阵列108的驱动器之间可存在缓冲 器用于存储待写入的经穿孔的经编码数据。在一个实施例中，存储器阵列108对应于NAND快闪存储器阵列。所述NAND快闪 存储器阵列可具有单级、多级，或甚至可对应于多个阵列。虽然将在NAND快闪存储器的背 景中描述特定实施例，但本文中所描述的原理及优点也可应用于其它类型的存储器。一定 范围的非易失性固态存储器类型可用于存储器阵列108。举例来说，存储器阵列108可对应 于其它形式的快闪(例如，NOR型)、电可擦除可编程只读存储器(EEPR0M)、磁阻随机存取 存储器(MRAM)、可编程导体存储器、铁电存储器及类似存储器。写入缓冲器104存储意待存储到存储器阵列108的数据。读取缓冲器110存储从 存储器阵列108中检索的数据以供本文档来自技高网...
【技术保护点】
一种设备，其包括：编码器，其经配置以接收数据，其中所述编码器经配置以穿孔所接收数据；一个或一个以上存储器阵列，其经配置以存储经穿孔数据；及解码器，其经配置以解码所述经穿孔数据。
【技术特征摘要】
【国外来华专利技术】US 2007-11-21 11/943,943一种设备，其包括编码器，其经配置以接收数据，其中所述编码器经配置以穿孔所接收数据；一个或一个以上存储器阵列，其经配置以存储经穿孔数据；及解码器，其经配置以解码所述经穿孔数据。2.根据权利要求1所述的设备，其中所述编码器进一步包括可穿孔码编码器及穿孔电路。3.根据权利要求2所述的设备，其中所述可穿孔码编码器包括卷积编码器。4.根据权利要求3所述的设备，其进一步包括块码编码器，其经配置以对所述数据进行块编码，其中所述卷积编码器经配置以对经 块编码的数据进行卷积编码；及块码解码器，其经配置以对经解码的经穿孔数据进行进一步解码。5.根据权利要求4所述的设备，其中所述可穿孔码解码器包括维特比解码器。6.根据权利要求1所述的设备，其中所述设备包括NAND快闪存储器装置。7.根据权利要求1所述的设备，其进一步包括控制电路，其中所述控制电路经配置以 选择由所述编码器使用的码率。8.根据权利要求7所述的设备，其进一步包括控制电路，其中所述码率至少部分地通 过边际条件选择。9.根据权利要求7所述的设备，其进一步包括控制电路，其中所述码率至少部分地响 应于所述所接收数据的数据类型而选择。10.根据权利要求1所述的设备，其中第一码率被分配到所述一个或一个以上存储器 阵列的至少一个块且其中第二码率被分配到至少第二块。11.根据权利要求1所述的设备，其中所述一个或一个以上存储器阵列包括多级存储 器单元，所述多级存储器单元经配置以将所述经穿孔数据存储于所述存储器单元的多个层 级内。12.根据权利要求1所述的设备，其中所述编码器经配置以从所述所接收数据产生具 有1/4码率的卷积码，且进一步经配置以穿孔所述卷积码以产生所述经穿孔数据，其中所 述经穿孔数据具有1/3到1/2的可选择码率。13.根据权利要求1所述的设备，其进一步包括控制电路，其中所述控制电路经配置以 将呈未经穿孔形式的参考信息存储于所述一个或一个以上存储器阵列中，其中所述参考信 息指示所述经穿孔数据的穿孔等级。14.一种用于将数据存储于具有一个或一个以上存储器阵列的非易失性存储器装置中 的方法，所述方法包括接收打算用于存储于所述一个或一个以上存储...
【专利技术属性】
技术研发人员：威廉H拉德克，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。