半导体封装及其制造方法技术

本发明专利技术提供一种半导体封装及其制造方法。根据实施例的半导体封装包括板上的芯片部件、模构件、和模构件上的镀层。镀层包括连接到板的图案的电极图案。镀层的电极图案上可以安装至少一个芯片部件和至少另一个半导体封装中的至少其中之一。

【技术实现步骤摘要】
【国外来华专利技术】
,实施例涉及。
技术介绍
随着在例如个人数字助理(PDA )，智能手机,数字多媒体广播(DMB ) 终端的无线通信终端中的多功能和小型化的新趋势，安装在这些终端内的 各种部件以小的尺寸进行开发。同时，在电子产品市场上对蜂窝电话部件的需求快速增加，并且蜂窝 电话部件以轻重量和小外形进行开发。为了实现这些部件的轻重量和小外形以及小型化，需要用于减小安装 部件的单个尺寸的技术、片上系统(SoC)、用于以一片芯片的形式制造 多个单个器件的技术、以及用于以一个封装的形式集成多个单个器件的系 统级封装(SIP)技术。也就是说，对以一个封装的形式实现安装在终端 或无源器件、有源器件内的各种部件和安*^与终端协作的手#^备内的 高频滤波芯片的研究正在开发中
技术实现思路
技术问题实施例提供一种其上包括电路图案的半导体封装，及其制造方法。实施例提供一种半导体封装，允许其上包括电路图案的半导体封装将 其它半导体封装或芯片部件安装到半导体封装上，及其制造方法。技术方案实施例提供一种半导体封装，包括板上的芯片部件；保护芯片部件 的模构件；和在模构件上的镀层，包括连接到板的图案的电极图案。实施例提供一种半导体封装，包括第一半导体封装上的第一芯片部 件，保护第一芯片部件的第一模构件，模构件上的第一镀层，该第一镀层4包括连接到第一板的图案的电极图案；和在第一半导体封装的电极图案上 的第二半导体封装。实施例提供一种用于制造半导体封装的方法，包括在板上安装芯片 部件；在板的芯片部件上形成模构件；蚀刻模构件和板的部分以暴露板的 布线图案；在模构件和板的所暴露的部分上形成镀层；以M镀层上形成 电极图案。下面在附图和说'明书中阐述一个或多个实施例的细节。其fe特征从说 明书和附图，以及权利要求书中将变得明显。有益效果根据实施例的可以在半导体封装上安装其 它封装或部件，从而实现超小型封装的装配。同时，已经应用堆叠型半导体封装的产品可以^1微小化并且以高密 度集成，因此空间可以有效地得到保证。附图说明图l是根据第一实施例的半导体封装的截面图2至图7是示出了根据第一实施例的半导体封装的制造工艺的视图8pl^艮据第二实施例的半导体封装的截面图； 图9是根据第三实施例的半导体封装的截面图。具体实施例方式现在将详细参照实施例，附图中示出实施例的示例。应该理解，当元 件被称为在另一个元件"上，，或"下"时，可以是直接在该元件上/下， 并且也可能存在一个或多个中间元件。图1^^艮据第一实施例的半导体封装的截面图。参照图l，半导体封装100包括板110、芯片部件120、 ^^构件130、 和镀层140。板IIO包括例如高温共烧陶瓷(HTCC)和低温共烧陶瓷(LTCC)5的陶瓷衬底，以及印刷电路板(PCB)。预先设计的布线图案112、通孔 114、过孔和接地部分在板110上形成。芯片部件120可以包括可以安装在板110上的部件。例如，芯片部件 120可以包括例如多层陶瓷电容器(MLCC)、芯片感应器，芯片电阻器、 芯片开关、和二极管的电路器件，各种滤波器，集成电路，印刷电阻器或 薄膜电容器，感应器，和闪存。芯片部件120可以通过表面安装:技术(SMT)安装到板110上。安 装的部件的数量可以根据高频模块的电路或功能而改变。同时，芯片部件 120可以选择性地使用倒装键合(flip bonding )、引线键合(wiring bonding),或芯片键合(die bonding)的方法进行安装以将芯片部件120 电连接到布线图案。同时，例如棵管芯的芯片部件120可以使用粘合剂118通过管芯附接 来附接到固定图案(fixing pattern) 113或板绝缘层上，和可以使用导线 122结合到布线图112上。固定图案113通过连接到通孔114的底层的散 热图案115 (heatsinkpattern)使得热量被有效地fc^。这里的术语固定 图案113或散热图案115可以随着其
而改变，并不限于此。才莫构件130保护芯片部件120。模构件130可以具有与芯片部件120 的厚度或导线122的高度相比相等或更高的高度。模构件130可以由环氧 模塑料(Epoxy Molding Compound )、聚苯醚(poly phenylene oxide )， 环氧片状模塑料(ESM)和硅之一形成。镀层140是表面导电层并在模构件130的表面上形成。电极图案144 在形成于模构件140上的镀层140的部分区域或全部区域上形成。电极图 案144在镀层140的上表面和侧面以预定的电路图案的形式形成。镀层140的一端142电连接到板110的布线图案112。同时，镀层140 沿着模构件130的侧面连接到板110,或者通过穿过模构件130连接到板 110。至少一个芯片部件(未示出)可以安装在形成于模构件130上的镀层 140的电极图案144上。芯片部件(未示出)可以通过镀层140连接到布 线图案112或板110的通孔114,并且可以通过通孔114和底层的端子连 接到外部端子。由于可以通过半导体封装100的镀层140进行到外部的电连接，封装 内部的元件和封装外部的元件可以被分离，并且单独封装。图2至图7是示出了根据第一实施例的半导体封装的制造工艺的视图。参照图2，对于将芯片部件120安装到板110上的工艺，例如棵管芯 的芯片部件120使用粘合剂118通过管芯附接被结合到板110的固定图案 113上，并且使用导线122与布线图案112相连接。这里，才艮据芯片部件 120的特性或种类，芯片部件120使用SMT被结合，或使用球栅阵列封 装(BGA)方法或倒装键合进行安装。实施例不局限于以上所描述的芯 片部件120的种类或结合方法。同时，板110的布线图案112可以通过通 孔(viahole) 114、过孔(throughhole)和通路(via)选择性地连接到其他层 或底层。参照图3,模构件130在板110上形成。模构件130被形成为等于或 大于芯片部件120的厚度，或等于或大于导线的高度来保护芯片部件120。 模构件130可以使用，例如，使用环氧模塑料的传递模塑、热增压环氧片 的模塑方法、放电液M塑材料和执行热处理的方法，以及注模方法来形 成。这里，在^f吏用传递模塑的情况下，才莫构件130可以在芯片部分区域或 整个板上形成。参照图4，模构件130的封装边界区域Tl被切割以暴露板110的布 线图案112的部分。也就是说，除单位封装尺寸之外，对应区域T1的模 构件130的部分被通过半切割工艺i^行切割，并形成孔132。在模构件130中形成孔132的过程中，使用激光或刀具的刀片来处理 模构件130的表面和板110的部分以形成对应于封装边界区域Tl的孔 132。这个孔形成过程是暴露板IIO的图案的过程。孔形成过程可以暴露 板的上层的图案，或板内的预定层。参照图5,镀层140在模构件130的表面和板110的暴露部分的表面 上形成。这里，镀层140可以使用'减射、蒸发、电镀、和无电镀中的一种 来形成。同时，考虑到模构件130的结合特征和镀体(plated body)的可靠性， 镀层140可以由使用导电材料的一个或多个层来形成。例如，镀层140 可以通it^模构件130的表面上堆叠一个或本文档来自技高网...

【技术保护点】
一种半导体封装，包括：　板上的芯片部件；　模构件，保护所述芯片部件；和　在所述模构件上的镀层，包括连接到所述板的图案的电极图案。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：孙炅楱，
申请(专利权)人：LG伊诺特有限公司，
类型：发明
国别省市：KR[韩国]