【技术实现步骤摘要】
本专利技术涉及微电子学中锁相环频率综合器
，尤其涉及一种全集成自偏置 快速锁定的锁相环频率综合器。
技术介绍
近些年来，个人通信应用得到了快速发展。集成电路技术的发展提高了晶体管的 速度，现代CMOS工艺的晶体管已经能够应用在毫米波领域，同时CMOS工艺在集成度方面具 有很大的优势。目前射频CMOS接收机可以实现绝大部分的射频，模拟和数字基带功能，正 向SOC方向发展。锁相环频率合成器是无线射频系统前端的一个重要模块，其作用是为无 线接收机中频率转换提供参考频率。图1是一种典型的锁相环频率综合器电路，其中包括了鉴相鉴频器(PFD)、电荷泵 (CP)、环路滤波器(LF)和压控振荡器(VCO)，通常会包括一个分频器(/N)以使锁相环具有 频率综合的功能。整数分频比N使得锁相环频率综合器输出和输入信号之间频率关系为 Fout = Fref*N。其中鉴频鉴相器用来比较输入参考时钟Fref和分频器输出时钟1 的大 小，根据两个输入时钟信号之间相位差产生一个上拉信号或下拉信号用于控制电荷泵的充 电支路和放电支路。电荷泵电路根据鉴相鉴频器输出的上拉信号和下拉信号，释放或...
【技术保护点】
一种全集成自偏置快速锁定的锁相环频率综合器，其特征在于，包括：一鉴频鉴相器，该鉴频鉴相器输出控制信号ｕｐ和ｄｎ；一第一电荷泵和一第二电荷泵，该第一电荷泵和第二电荷泵的输入端接鉴频鉴相器的输出控制信号ｕｐ和ｄｎ；一内偏置电路，该内偏置电路的输入端接第二电荷泵的输出端（Ｖｃｔｒｌ），输出端接压控振荡器；一压控振荡器，该压控振荡器的输入端接第一电荷泵的输出端（Ｖｂｐ）和内偏置电路的输出端（Ｖｂｐ和Ｖｂｎ），输出端接分频器；一分频器，该分频器的输入端接压控振荡器的输出端，分频器的输出端反馈到鉴频鉴相器的输入端（Ｆｂ）；以及一第一环路滤波器电容（Ｃ１）和一第二环路滤波器电容（Ｃ２），...
【技术特征摘要】
1.一种全集成自偏置快速锁定的锁相环频率综合器，其特征在于，包括 一鉴频鉴相器，该鉴频鉴相器输出控制信号up和dn ；一第一电荷泵和一第二电荷泵，该第一电荷泵和第二电荷泵的输入端接鉴频鉴相器的 输出控制信号up和dn;一内偏置电路，该内偏置电路的输入端接第二电荷泵的输出端(Vctrl)，输出端接压控 振荡器；一压控振荡器，该压控振荡器的输入端接第一电荷泵的输出端(Vbp)和内偏置电路的 输出端(Vbp和Vbn)，输出端接分频器；一分频器，该分频器的输入端接压控振荡器的输出端，分频器的输出端反馈到鉴频鉴 相器的输入端0 )；以及一第一环路滤波器电容(Cl)和一第二环路滤波器电容(C2)，该第二环路滤波器电 容(以)接第一电荷泵的输出端(Vbp)，第一环路滤波器电容(Cl)接第二电荷泵的输出端 (Vctrl)。12.如权利要求1所述的全集成自偏置快速锁定的锁相环频率综合器，其特征在于，所 述第一电荷泵和所述第二电荷泵采用相同结构。3.如权利要求1所述的全集成自偏置快速锁定的锁相环频率综合器，其特征在于，所 述第一电荷泵和所述第二电荷泵均包括一上拉电路，包括一个PMOS上拉开关晶体管，用于接收PFD输出的控制命令信号；一个 PMOS电流镜，用于提供充电电流；一个PMOS晶体管，用于匹配PMOS上拉开关管；一下拉电路，包括一个NMOS下拉开关晶体管，用于接收PFD输出的控制命令信号；一个 NMOS电流镜，用于提供放电电流；一个NMOS晶体管，用于匹配NMOS下拉开关管；以及一反馈控制电路，包括一个PMOS晶体管和一个NMOS晶体管，用于动态控制充放电电流 大小。4.如权利要求3所述的全集成自偏置快速锁定的锁相环频率综合器的电荷泵，其特征 在于，所述上拉电路包括PMOS上拉开关晶体管Mp2 (220)，该晶体管的栅极接输入端/up(201)，漏极标记为 net2，源极和衬底接电源电压VDD ；PMOS晶体管Mp3 (217)，该晶体管的栅极标记为net5，漏极接net5，源极和衬底标记为 netl ；PMOS晶体管Mp4 (218)，该晶体管的栅极接net...
【专利技术属性】
技术研发人员：陈勇，周玉梅，黑勇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。