【技术实现步骤摘要】
本专利技术涉及一种高分辨率变容器、单边缘触发数字控制振荡器和使用其 的全数字锁相环。
技术介绍
在高速集成电路(integrated circuit, IC )处理器或通信系统中,锁 相环(phase locked loops, PLL )常用于获得具有精确频率和相位的时钟信 号。举例来说,在射频(radio frequency, RF)发射器中,PLL可用以基于 参考频率来合成一载波频率;在RF接收器中,PLL可用于从所接收的信号中 复原出该载波频率。以另一例来说,在包含多个IC芯片的系统中,PLL可用 于该些芯片中,以便使该些芯片彼此同步,或提供具有精确时序关系但频率 比外部信号更高的内部时钟信号。现有PLL的例子包括线性PLL、数字PLL和全数字PLL。这三种类型在图 1至3中分别说明,底下简要描述。图1显示线性PLL的结构,线性PLL还称为模拟PLL或APLL。线性PLL 包含相位检测器102、回路滤波器104和压控振荡器(voltage controlled oscillator, VC0) 106。相位检测器102将VCO 106的输出信号与参考信号 ...
【技术保护点】
一种数字控制振荡器,包括:一脉冲产生器,在一触发信号的一边缘处产生一脉冲信号;以及至少一个延迟电路,延迟所述脉冲产生器所产生的所述脉冲信号,其中,所述脉冲产生器接收来自所述至少一个延迟电路的所述延迟后脉冲信号与一使能信号之一当作所述触发信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:黄弘一,刘仁杰,朱元华,
申请(专利权)人:财团法人工业技术研究院,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。