一种用于锁相环的电路结构制造技术

本发明专利技术提供一种用于锁相环的电路结构，含有上、下支路电流源的电荷泵；所述下支路中设有第一开关管；反相器；所述第一开关管受控并连接于所述反相器的输出端；与所述反相器输入端连接的控制信号；与所述控制信号连接并受控于所述的控制信号的第二开关管；所述第二开关管连接一偏置电流源；所述第二开关管与所述偏置电流源构成的支路并联于所述电荷泵的下支路。本发明专利技术的用于锁相环的电路结构提供一种高线性度、低噪声的电荷泵电路，在锁相环锁定和非锁定的状态之间进行切换，该电荷泵有典型工作模式和高线性度、低噪声的工作模式，本发明专利技术的电路结构在获得更佳电荷泵性能的同时，不会对锁相环锁定时间产生影响。

【技术实现步骤摘要】

本专利技术涉及通信设备领域，特别是涉及一种用于锁相环电路中以提高电荷泵传输函数线性度的电路结构。
技术介绍
锁相环(PLL)是各类通信、时钟芯片中的核心电路，其输出信号的频谱噪声、抖动、杂散等指标非常关键，会直接关系到系统性能。电荷泵(CP)是PLL中的重要模块，其输出电流经过环路滤波器后产生压控振荡器(VCO)的控制电压。CP输出信号的噪声性能至关重要，决定着整个PLL的带内噪底(Noise Floor)，以及PLL输出时钟的抖动。电荷泵将鉴频鉴相器(PFD)输出的相位信号转化为电流信号，理想的CP输入输出函数是斜率固定的线性关系，如图1所示，纵坐标为电荷泵的输出电荷，横坐标为相位差。但实际电路中由于器件工作引入的各类非理想因素，会在相位差为零的附近出现非线性效应。尤其在小数分频PLL中，CP的非线性特性会将PLL带宽之外的小数调制器噪声折叠搬移到PLL带宽之内，恶化PLL的带内噪声；同时也会恶化PLL参考频率处的杂散性能。如果在CP输出端加入固定值的电流，可以将PLL锁定状态下CP的传输函数搬移到线性区间(图1中的区域1、2)，可以明显改善PLL的带内噪声性能。这也是近年来常用的一种提高CP线性度的方法。(US 7171183 B2 Linearized fract1nal-N synthesizer having a currentoffset charge pump, Broadcom Corp.Jan.30, 2007)此专利中提出利用偏置电流注入到CP输出端。将PLL锁定状态下，CP的工作状态由传输函数(见图1)中的区域3，搬移到区域I或者2，即线性传输函数区域。对小数分频PLL而言，CP的非线性会将小数分频器的高频噪声折叠搬移到PLL带内，严重恶化PLL带内噪声、以及输出信号相位抖动。因此该专利提出的利用偏置电流注入到CP输出端的方法可以提高CP线性度，从而降低PLL输出噪声。(US 7834707 B2 Linearized charge pump having an offset, Broadcom Corp.Nov.16, 2010)此专利在上一个专利基础上做了如下改进。在CP输出端去掉了放电开关电流，而只采用偏置电流作为放电电流，而充电开关电流保持不变。因此在锁定状态下，CP具有很好的线性度；同时由于去除了放电开关电流，CP本身的输出噪声也进一步降低。但去除放电开关电流的同时，带来了一个不利的影响。若CP输出端初始电压较高，由于偏置电流值较小，环路滤波电容放电时间会较长，因此导致PLL环路锁定时间过长。因此，有必要提出一种新的用于锁相环的电路结构来解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种用于锁相环的电路结构，用于解决现有技术中由于锁相环在相位差接近O时电荷泵的非线性特性恶化锁相环带内噪声以及恶化锁相环参考频率处的杂散性能的问题。为实现上述目的及其他相关目的，本专利技术提供一种用于锁相环的电路结构，所述电路结构至少包括:含有上、下支路电流源的电荷泵；所述下支路中设有第一开关管；反相器；所述第一开关管受控并连接于所述反相器的输出端；与所述反相器输入端连接的控制信号；与所述控制信号连接并受控于所述的控制信号的第二开关管；所述第二开关管连接一偏置电流源；所述第二开关管与所述偏置电流源构成的支路并联于所述电荷泵的下支路。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述电荷泵的上、下支路分别对应设有上支路开关管和下支路开关管；所述上支路电流源接高电平；所述下支路电流源接低电平。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述上支路开关管包括由源、漏极分别对应连接于所述上支路电流源(I_up)的第一、第二 PMOS管(UP+、UP_)构成的差分信号；所述下支路开关管包括由源、漏极分别对应连接于所述下支路电流源(I_dn)的第一、第二 NMOS管(DN-、DN+)构成的差分信号；所述第一 PMOS管的漏极与所述第一 NMOS管的漏极、所述第二 PMOS管的源极与所述第二 NMOS管的源极分别相互连接构成第一、第二节点(A, B);所述电路结构还包括输出端连接于所述第一节点、输入端连接于所述第二节点的运算放大器(106)。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述第一开关管为NMOS管，所述第一开关管的源极连接于所述第二节点；所述第一开关管的漏极连接于所述第二NMOS管的源极；所述第一开关管的栅极连接于所述反相器的输出端。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述第二开关管为NMOS管；所述第二开关管的栅极连接于所述控制信号，其源极连接于所述第二节点，其漏极连接于所述偏置电流源。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述电路结构还包括输入端连接于所述第二节点的低通滤波器(107);与该低通滤波器输出端连接的压控振荡器(108)。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述电路结构还包括与所述电荷泵连接的鉴频鉴相器(109);所述鉴频鉴相器设有锁相环参考时钟和反馈时钟；所述反馈时钟连接一分频器(110);所述分频器连接于所述压控振荡器。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述上、下支路电流源为相同类型的电流源器件。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述上、下支路电流源均为互补金属氧化物CMOS器件。作为本专利技术的用于锁相环的电路结构的一种优选方案，所述反相器为CMOS反相器。如上所述，本专利技术的用于锁相环的电路结构，具有以下有益效果:控制信号指示锁相环是否已经完成锁定，并根据锁相环是否锁定，该电荷泵可以在典型模式或者高线性度、低噪声模式之间进行切换。本专利技术在获得更佳电荷泵性能的同时，不会对锁相环锁定时间产生影响同时节约了电路设计成本。【附图说明】图1显示为现有技术中电荷泵传输函数的曲线图。图2显示为本专利技术的用于锁相环的电路结构中电荷泵工作在典型模式下的电路结构示意图。图3显示为本专利技术的用于锁相环的电路结构中电荷泵工作在高线性度、低噪声模式下的电路结构示意图。图4显示为本专利技术中电荷泵应用于锁相环的电路模块框图。元件标号说明10 上支路11 下支路101 第一开关管102 反相器103 控制信号104 第二开关管105 偏置电流源106 运算放大器107 低通滤波器108 压控振荡器109 鉴频鉴相器110 分频器【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参图2至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术的用于锁相环的电路结构至少包括如图2或图3所示的含有上支路电流源I_up和下支路电流源I_dn的电荷泵；通常情况下，锁相环中来自鉴频鉴相器本文档来自技高网...

【技术保护点】
一种用于锁相环的电路结构，其特征在于，所述电路结构至少包括：含有上、下支路电流源的电荷泵；所述下支路中设有第一开关管；反相器；所述第一开关管受控并连接于所述反相器的输出端；与所述反相器输入端连接的控制信号；与所述控制信号连接并受控于所述的控制信号的第二开关管；所述第二开关管连接一偏置电流源；所述第二开关管与所述偏置电流源构成的支路并联于所述电荷泵的下支路。

【技术特征摘要】

【专利技术属性】
技术研发人员：贾海珑，陈先敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31