本发明专利技术公开了一种基于Clean-up数字锁相环自适应快速锁定晶振的方法。主要解决现有锁相环电路复杂、且无法满足较高的应用需求的问题。该方法基于Clean-Up数字锁相环的锁相原理，首先经过鉴频鉴相计算得到参考与被测信号之间的相差，在软件处理相差的过程中，设计了锁相是自适应变化的，依靠软件算法同时调节频率差和相位差，然后控制一个高精度的模数转换器输出压控电压控制晶振，该方法简单，能够快速锁相，且当参考信号受干扰影响时，软件中能够自适应调节系数，使输出平稳过渡。本发明专利技术软件处理的方式简单有效，大大缩短锁定时间。
【技术实现步骤摘要】
本专利技术涉及一种基于Clean-up数字锁相环自适应快速锁定晶振的方法，属于时频同步领域的锁相技术。
技术介绍
锁相环是一种反馈控制系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，通过检测输入信号与输出信号的相位差，达到降低输入信号相位噪声，同步输入输出信号的目的，高精度时频设备的核心是具有高准确度和高稳定度的标准频率信号，主要由铷原子钟和恒温石英晶振产生；然而铷原子钟的短稳差，具有明显的频漂特性。GPS系统长期特性极为出色，所以一般选择利用GPS授时信息驯服铷原子钟，选用铷钟产生的频率信号通过锁相环技术去锁定低相噪的晶振，得到具有长期高准确度又具低相噪特性的高精度时频信号，而晶振是一种对振动极为敏感的器件，外界环境稍差对输出的频率信号影响极大，且在某些场合要求输出的频率信号能够快速锁定，因此锁相环的自适应设计成为输出高长稳、低相噪特性频率信号急需解决的问题。现有的锁相环设计方法主要有模拟锁相环和数字锁相环两种方法：传统的模拟锁相环在环路滤波器等电路参数已确定的情况下，环路带宽参数固定不可调，考虑到晶体元件易受外界环境干扰，如温度、声音等导致环路噪声带宽也是一个变化的量，这样若采用模拟锁相环，为实现频率快速跟踪锁定、低带宽锁相等不同环路带宽的锁相过程，必须考虑结合多个锁相环电路，同时增加环路切换电路，这必然导致硬件电路面积的大大增加，增加了电路的复杂度，而且模拟锁相环要用到组成很复杂的时间常数积分器，会产生热漂移，电容容量随时间的推移也将发生变化，运算放大器自身也存在零点偏移等问题。传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统SOC(system on chip)的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为环路滤波器，如随机徘徊序列滤波器、先N后M序列滤波器等。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。由于脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，因此，无法采用系统传递函数的分析方法确定锁相环的设计参数，不能实现对高阶数字锁相环性能指标的解耦控制和分析，无法满足较高的应用需求。
技术实现思路
本专利技术的目的在于提供一种基于Clean-up数字锁相环自适应快速锁定晶振的方法，锁频锁相同时进行，通过软件算法自适应达到快速锁定晶振，主要解决现有锁相环电路复杂、且无法满足较高的应用需求的问题。为了实现上述目的，本专利技术采用的技术方案如下：一种基于Clean-up数字锁相环自适应快速锁定晶振的方法，包括如下步骤：(1)系统上电，计算参考频率信号准确度，若满足指标进入步骤(2)；(2)调节参考频率信号相位，产生相位超前90°的正余弦函数信号，并将调节前与调节后的正余弦函数信号分别与输入信号混频，产生I路和Q路；(3)A/D采样I路和Q路输出，并通过指数滤波滤除高频分量；(4)通过反正切函数计算I路和Q路输出的相位角Φ；(5)将相邻两次求得的相位角求二者斜率将与设定门限δth的大小比较，若进入PID粗调模式，反之进入PID细调模式，完成锁定。具体地，所述PID细调模式为通过PID算法，利用步骤(4)求得相位差、频率差信息，得到压控电压控制晶振产生频率信号，使其向参考源的频率和相位不断收敛，直到达到锁定状态此时PID系数较小，以保证晶振的稳定锁定、平稳输出。进一步地，所述PID粗调模式为通过PID算法，利用步骤(4)求得相位差、频率差信息，得到压控电压控制晶振产生频率信号，使其向参考源的频率和相位不断收敛，直到达到锁定状态此时PID系数较PID细调模式大，以保证晶振的快速捕获，当达到条件时，进入PID细调。在具体的过程中，当相位差较大时，适当提高相位差系数；当频率差较大时，并适当提高频率差系数，以达到对压控电压的精调；当检测到晶振或参考频率信号受干扰较大时，立即进入PID粗调模式，进入快速捕获晶振状态，使晶振输出信号保持平稳。再进一步地，所述步骤(4)中，通过反正切函数计算I路和Q路输出的相位角Φ的具体步骤为：通过步骤(3)滤除高频分量后得到的I路的信号sin((ω0-ω1)t+(Φ0-Φ1))和Q路信号cos((ω0-ω1)t+(Φ0-Φ1))，利用公式IQ=sin((ω0-ω1)t+(Φ0-Φ1)cos((ω0-ω1)t+(Φ0-Φ1)=tan((ω0-ω1)t+(Φ0-Φ1)]]>求反正切，求得该时刻的相位角(ω0-ω1)t+(Φ0-Φ1)。传统数字锁相环中在计算相位角过程中采用比较I和Q值以及正负来计算相位角，这种采用分象限的方法计算相位角的方式，计算量偏大，锁定时间较长，本专利技术所采用的方式与传统方式不同，本发明通过求相位角斜率的方式，来判断进入PID粗调模式还是PID细调模式，从而达到锁定状态，在未达到锁定状态时，斜率较大，当达到锁定状态时，其斜率近似为零，在实际处理过程中，门限δth的取值要根据采样时间间隔，锁定时间以及环路噪声等因素综合考虑。再进一步地，所述PID算法，以锁频和锁相同时进行的方式进行锁定，具体锁频锁相算法采用如下方案：pid_perror＝0-angle； (1-1)pid_ierror＝last_pid_perror-pid_perror； (1-2)last_pid_perror＝pid_perror； (1-3)pllTune＝pid_perror*P+pid_ierror*I+0x8000； (1-4)其中angle是指数滤波后的相位角，pllTune是写入到DA数模芯片的值，P和I分别是比例系数，0x8000是调节晶振的DA数模芯片中间值。pid_perror是前后两次采样相位角相对于0度的相位差，pid_ierror是前后两次采样所得的频率差，其中P是调节相位差的系数，I是调节频率差的系数，在PID细调模式中，当频率差相对于相位差较大时，适当增大系数I，反之增大系数P，保证锁频锁相的同时进行，最终以达到晶振输出与参考的频率差和相位差均为0。与现有技术相比，本文档来自技高网...
【技术保护点】
一种基于Clean‑up数字锁相环自适应快速锁定晶振的方法，其特征在于，包括如下步骤：（1）系统上电，计算参考频率信号准确度，若满足指标进入步骤（2）；（2）调节参考频率信号相位，产生相位超前90°的正余弦函数信号，并将调节前与调节后的正余弦函数信号分别与输入信号混频，产生I路和Q路；（3）A/D采样I路和Q路输出，并通过指数滤波滤除高频分量；（4）通过反正切函数计算I路和Q路输出的相位角；（5）将相邻两次求得的相位角求二者斜率，将与设定门限比较，若，进入PID粗调模式，反之进入PID细调模式，完成锁定。
【技术特征摘要】
1.一种基于Clean-up数字锁相环自适应快速锁定晶振的方法，其特征在于，包括如下步骤：
（1）系统上电，计算参考频率信号准确度，若满足指标进入步骤（2）；
（2）调节参考频率信号相位，产生相位超前90°的正余弦函数信号，并将调节前与调节后的正余弦函数信号分别与输入信号混频，产生I路和Q路；
（3）A/D采样I路和Q路输出，并通过指数滤波滤除高频分量；
（4）通过反正切函数计算I路和Q路输出的相位角；
（5）将相邻两次求得的相位角求二者斜率，将与设定门限比较，若，进入PID粗调模式，反之进入PID细调模式，完成锁定。
2.根据权利要求1所述的一种基于Clean-up数字锁相环自适应快速锁定晶振的方法，其特征在于，所述PID细调模式为通过PID算法，利用步骤（4）求得相位差、频率差信息，得到压控电压控制晶振产生频率信号，使其向参考源的...
【专利技术属性】
技术研发人员：孙连军，熊嘉明，章巍，刘文峰，
申请(专利权)人：成都天奥电子股份有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。