一种时钟数据恢复电路制造技术

本实用新型专利技术公开了一种时钟数据恢复电路，该电路包括：时钟产生模块，接收输入时钟信号，产生多路同频不同相的时钟信号，发送给时钟选择模块；时钟选择模块在多路同频不同相的时钟信号中选择连续的多路时钟信号发送给鉴相器；以及选择一路时钟信号作为数据时钟发送给数字相关性处理模块；鉴相器接收输入数据，并根据多路过采样时钟对输入数据进行过采样，将过采样数据发送给数字相关性处理模块；数字相关性处理模块对过采样数据进行处理，恢复出数据并反馈一个时钟选择信号给时钟选择模块；时钟选择模块根据反馈的时钟选择信号，选择与恢复出数据同相的时钟信号并输出。该电路具有电路结构简单、锁定时间短、恢复出的时钟抖动小等优点。

【技术实现步骤摘要】
-种时钟数据恢复电路
本技术涉及数字通信
，具体涉及一种时钟数据恢复电路。
技术介绍
时钟数据恢复电路是高速收发器的核也模块，而高速收发器是通信系统中的重要 组成部分。当数据流在串行数据线路中传输时，并没有附带时钟信号，串行数据接收端需通 过时钟数据恢复电路CDR(Clock and Data Recovery)从接收到的含有较大干扰和抖动的 数字信号中提取同步时钟，并利用该同步时钟对数据信号重新采样，得到稳定可靠的数据。 图1是时钟数据恢复电路的原理图，如图1所示，设计时钟数据恢复电路有两个基本目标， 一个是恢复原数据流的时钟，另一个是数据重定时。数据恢复一般是通过一个D触发器来 实现，时钟恢复主要是从接收到的包含有噪声的失真数据流中提取出嵌入在数据中的同步 时钟信息。通常用来实现CDR有两种方法；基于锁相环化L (地ase-locked loop)的时钟数 据恢复方法和基于过采样法（Oversampling)结构的时钟数据恢复方法。图2是基于锁相 环的时钟数据恢复电路的原理图，如图2所示，锁相环法是闭环反馈结构，其工作原理是利 用反馈环路将从输入数据比特流中检测到的时钟边沿与接收端的时钟沿对齐，提取出同步 时钟，并通过D触发器用提取的时钟采样数据比特流来恢复数据。过采样法则是选用本地 时钟，在一个数据位宽度内多次采样，所选用的本地时钟往往是输入数据速率的几倍，在多 次采样得到的数据中利用特定的判决算法恢复出正确的时钟和数据。过采样时钟数据恢复 方法分为同频多相过采样法和数据延迟链过采样法。图3是基于同频多相过采样法的时钟 数据恢复电路的原理图。图4是基于数据延迟链过采样法的时钟数据恢复电路的原理图。 传统的时钟数据恢复电路一般是基于锁相环方法或过采样的方法，但该两种时钟数据恢复 方法都存在自身的缺点；基于锁相环的时钟数据恢复电路存在锁定时间长、有限的相位捕 获范围等缺点，基于过采样的时钟恢复电路存在数字电路复杂、恢复出时钟抖动大等缺点。
技术实现思路
本技术提供了一种时钟数据恢复电路，W解决现有时钟数据恢复方案存在的 恢复出的时钟抖动大、锁定时间长等缺陷。 为达到上述目的，本技术的技术方案是该样实现的： 本技术提供了一种时钟数据恢复电路，该电路包括；时钟产生模块、时钟选择 模块、鉴相器和数字相关性处理模块； 时钟产生模块，用于接收外部输入的时钟信号，根据输入时钟信号产生多路同频 不同相的时钟信号，将多路同频不同相的时钟信号发送给时钟选择模块； 时钟选择模块，用于在多路同频不同相的时钟信号中选择连续的多路时钟信号作 为过采样时钟信号发送给鉴相器；W及，在多路同频不同相的时钟信号中选择一路时钟信 号作为数据时钟信号发送给数字相关性处理模块； 鉴相器，用于接收外部输入的数据，并根据多路过采样时钟信号对输入数据进行 过采样，将过采样数据发送给数字相关性处理模块； 数字相关性处理模块，用于对过采样数据进行判断处理，恢复出数据；并根据恢复 出的数据反馈一个时钟选择信号给时钟选择模块； 时钟选择模块，还用于根据数字相关性处理模块反馈的时钟选择信号，在多路同 频不同相的时钟信号中选择与恢复出的数据同相的时钟信号作为恢复出的时钟信号并输 出。 可选地，数字相关性处理模块包括；数字相关器和有限状态机； 数字相关器，对鉴相器发送的过采样数据进行数字相关性分析，判断出过采样数 据中高电平或者低电平的个数信息，并将高电平或低电平的个数信息发送给有限状态机； W及判断过采样数据中的高电平或者低电平的位置分布信息，将高电平或者低电平的位置 分布信息发送给有限状态机； 有限状态机，用于根据高电平或者低电平的个数信息、高电平或者低电平的位置 信息，W及时钟选择模块发送的数据时钟信号恢复出数据并输出。 可选地，多路同频不同相的时钟信号为16路同频不同相的时钟信号； 连续的多路过采样时钟信号为连续的8路过采样时钟信号，该连续的8路过采样 时钟信号用来对输入数据进行并发过采样。 可选地，时钟产生模块包括一个具有16个状态的移位寄存器；移位寄存器由16对 连续成对的上升沿触发器和下降沿触发器组成； 时钟产生模块通过移位寄存器产生16路同频不同相的时钟信号； [001引 或者， 时钟产生模块通过两个锁相环电路产生16路同频不同相的时钟信号。 可选地，鉴相器为bang-bang鉴相器，该鉴相器包括8个双边沿D触发器。 可选地，输入数据的编码方式为非归零码NRZ编码方式。 本技术的该种时钟数据恢复电路，具有锁相环电路闭环的特性还具有过采样 时钟数据恢复方法锁定时间短、相位捕获范围广、能够产生同频多相时钟的优点，电路结构 简单、恢复出的时钟抖动小、成本低并易于集成化。 【附图说明】 图1是时钟数据恢复电路的原理图； 图2是基于锁相环的时钟数据恢复电路的原理图； [00巧]图3是基于同频多相过采样法的时钟数据恢复电路的原理图； 图4是基于数据延迟链过采样法的时钟数据恢复电路的原理图； 图5是本技术一个实施例提供的一种时钟数据恢复电路的结构框图； 图6是本技术一个实施例提供的一种时钟数据恢复电路的示意图； 图7是本技术一个实施例提供的一种时钟数据恢复电路中的有限状态机的 操作流程示意图； 图8本技术一个实施例提供的一种时钟数据恢复方法的流程图。 【具体实施方式】 本技术的核也思想是；针对现有的基于锁相环的时钟数据恢复电路和基于过 采样法的时钟数据恢复电路各自存在的问题，提供一种将锁相环法与过采样法相结合的基 于FPGA(Field -Programm油le Gate Array)的全数字时钟数据恢复电路，与用数字器件 代替传统CDR电路中的每一个模拟器件不同，本技术的该种时钟数据恢复电路是基于 输入数据之间的数字相关性而不是简单的在眼图的中间位置采样，恢复的数据更加稳定可 靠。并且，恢复出的时钟相位移动多少由有限状态机FSM(Finite State Machine)决定，确 保恢复出的时钟信号与恢复出的数据同相。该时钟数据恢复电路具有锁相环时钟数据恢复 方法闭环的特性，并具有过采样时钟恢复电路产生同频多相时钟的优点同时克服了两种数 据时钟恢复方案的缺点，恢复的时钟抖动小并且电路结构简单。 图5是本技术一个实施例提供的一种时钟数据恢复电路的结构框图，参见图 5,该时钟数据恢复电路500包括；时钟产生模块501、时钟选择模块502、鉴相器503和数字 相关性处理模块504 ; 时钟产生模块501，用于接收外部输入的时钟信号，根据输入时钟信号产生多路同 频不同相的时钟信号，将多路同频不同相的时钟信号发送给时钟选择模块502 ; 时钟选择模块502,用于在多路同频不同相的时钟信号中选择连续的多路时钟信 号作为过采样时钟信号发送给鉴相器503; W及，在多路同频不同相的时钟信号中选择一 路时钟信号作为数据时钟信号发送给数字相关性处理模块504 ; [00巧]鉴相器503,用于接收外部输入的数据，并根据多路过采样时钟信号对输入数据本文档来自技高网...

【技术保护点】
一种时钟数据恢复电路，其特征在于，该电路包括：时钟产生模块、时钟选择模块、鉴相器和数字相关性处理模块；所述时钟产生模块，用于接收外部输入的时钟信号，根据所述输入时钟信号产生多路同频不同相的时钟信号，将所述多路同频不同相的时钟信号发送给所述时钟选择模块；所述时钟选择模块，用于在所述多路同频不同相的时钟信号中选择连续的多路时钟信号作为过采样时钟信号发送给所述鉴相器；以及，在所述多路同频不同相的时钟信号中选择一路时钟信号作为数据时钟信号发送给所述数字相关性处理模块；所述鉴相器，用于接收外部输入的数据，并根据所述多路过采样时钟信号对输入数据进行过采样，将过采样数据发送给所述数字相关性处理模块；所述数字相关性处理模块，用于对所述过采样数据进行判断处理，恢复出数据；并根据恢复出的数据反馈一个时钟选择信号给所述时钟选择模块；所述时钟选择模块，还用于根据所述数字相关性处理模块反馈的时钟选择信号，在所述多路同频不同相的时钟信号中选择与恢复出的数据同相的时钟信号作为恢复出的时钟信号并输出。

【技术特征摘要】
1. 一种时钟数据恢复电路，其特征在于，该电路包括：时钟产生模块、时钟选择模块、 鉴相器和数字相关性处理模块； 所述时钟产生模块，用于接收外部输入的时钟信号，根据所述输入时钟信号产生多路 同频不同相的时钟信号，将所述多路同频不同相的时钟信号发送给所述时钟选择模块； 所述时钟选择模块，用于在所述多路同频不同相的时钟信号中选择连续的多路时钟信 号作为过采样时钟信号发送给所述鉴相器；以及，在所述多路同频不同相的时钟信号中选 择一路时钟信号作为数据时钟信号发送给所述数字相关性处理模块； 所述鉴相器，用于接收外部输入的数据，并根据所述多路过采样时钟信号对输入数据 进行过采样，将过采样数据发送给所述数字相关性处理模块； 所述数字相关性处理模块，用于对所述过采样数据进行判断处理，恢复出数据；并根据 恢复出的数据反馈一个时钟选择信号给所述时钟选择模块； 所述时钟选择模块，还用于根据所述数字相关性处理模块反馈的时钟选择信号，在所 述多路同频不同相的时钟信号中选择与恢复出的数据同相的时钟信号作为恢复出的时钟 信号并输出。2. 如权利要求1所述的时钟数据恢复电路，其特征在于，所述数字相关性处理模块包 括：数字相关器和有限状态机； 所述数字相关器，对所述鉴相器发送的过采样数据进行数字相关性分析，判断出所述 过采样数据中高电平或者...

【专利技术属性】
技术研发人员：刘飞翔，
申请(专利权)人：青岛歌尔声学科技有限公司，
类型：新型
国别省市：山东;37