一种抗单粒子加固的时钟和数据恢复电路制造技术

本发明专利技术公开了一种抗单粒子加固的时钟和数据恢复电路，包括采样器、鉴相器、数字滤波器、逻辑判决电路、编码器、多数判决器、相位插值器以及多相时钟生成电路。本发明专利技术采用逻辑判决电路，在时钟和数据恢复电路锁定的情况下，能够有效抑制单粒子效应造成的鉴相器鉴相错误和滤波器滤波错误传递至后续的编码器电路中，保证了传输给编码器的信号的正确性，通过编码器的冗余结构抑制单粒子效应造成的编码错误，从而有效避免锁定的时钟和数据恢复电路发生意外调节，极大地降低单粒子效应对相位锁定状态的影响，提高了电路的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种时钟和数据恢复电路，尤其是一种通过数字算法和冗余结构实现的抗单粒子加固的时钟和数据恢复电路，属于高速抗辐射电路设计领域。
技术介绍
时钟和数据恢复电路是实现高速串行通信的关键模块。它从串行数据中恢复出时钟信号，通过电路的调节找到数据的最佳采样点，通过对数据的重定时恢复出数据，消除了数据在传输过程中引入的抖动，其性能对整个高速串行传输系统有至关重要的影响。时钟和数据恢复电路是高速串行数据通信系统中不可缺少的关键电路，也是系统向更高速率提升的主要瓶颈。在空间应用时，具有一定能量的单个重离子或者质子射入半导体器件或者集成电路时，能够造成电路性能退化或者功能失效，称为单粒子效应(singleeventeffect，SEE)。随着半导体技术的迅猛发展，航天器用微电子器件的集成度不断提高，航天器逐渐更多地采用大规模集成电路。由于器件的特征尺寸和工作电压越来越小，相应地，临界电荷也越来越小，单粒子效应的作用也越来越明显。在空间中应用时，当高能粒子穿透半导体材料时，它将通过和半导体晶格卢瑟福散射(Rutherfordscattering)而失去能量(主要通过和晶体结构的核的康普顿(Compton)作用)，随着粒子将能量传递给晶格，它将慢慢地留下离化的自由电子-空穴对(EHPs)轨迹。辐射前，不存在可动的带电载流子。在集成电路结构中，这些过剩的载流子可能将电荷沉积在意想不到的地方，导致电路的节点电压瞬变及穿过器件的电流瞬变。现有的时钟和数据恢复电路结构，由于不具备抗单粒子效应结构，当相位锁定的时候，由于单粒子效应导致不同单元的电路节点电压瞬变或者穿过器件的电流瞬变，可能导致电路出现各种各样的错误，使得锁定相位的时钟和数据恢复电路做出错误的调节，从而造成相位失锁，进而导致数据采样错误，最终使数据传输的误码率增高，降低了整个系统的可靠性。
技术实现思路
本专利技术解决的技术问题是：克服现有技术的不足，提供一种抗单粒子加固的时钟和数据恢复电路，降低单粒子效应对时钟和数据恢复电路的影响，提高电路的可靠性。本专利技术的技术解决方案是：一种抗单粒子加固的时钟和数据恢复电路，包括采样器、鉴相器、数字滤波器、逻辑判决电路、编码器、多数判决器、相位插值器和多相时钟生成电路；采样器包含八个采样单元，在每一个采样周期，四个采样单元用来采样输入的串行数据，另外四个采样单元用来采样输入串行数据的数据转换边沿，得到四组数据和四组数据转换边沿，并将所述四组数据、四组数据转换边沿以及上一个采样周期采样的最后一组数据输出给鉴相器，当所述时钟和数据恢复电路锁定时，采样器将四组数据输出；其中采样周期的采样时钟来自于多相时钟生成电路所产生的八相时钟；鉴相器为二进制鉴相器，在每一个采样周期利用数据转换边沿与数据转换边沿两侧数据之间的关系，得到每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系，并转化为数字鉴相信号输出给数字滤波器；所述每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系包括领先、落后或同相；数字滤波器在每一个采样周期对输入的四组数字鉴相信号进行滤波处理，产生包含采样时钟相位调节关系的六位滤波信号，并输出给逻辑判决电路；所述采样时钟相位调节关系为采样时钟相位左移一位、右移一位或不动；逻辑判决电路根据当前采样周期数字滤波器输出的滤波信号和前两个采样周期的滤波信号判定时钟和数据恢复电路的相位锁定状态，并根据锁定状态决定当前采样周期输入编码器的滤波信号；编码器包含三路冗余的编码器，每一路编码器分别对输入的滤波信号作6-64编码操作，生成三路数字控制信号输出给多数判决器；多数判决器对三路数字控制信号进行三取二判决，得到当前采样周期的数字控制信号输出给相位插值器；相位插值器接收锁相环的正交时钟和多数判决器输出的数字控制信号，以正交时钟中相邻的两相作为边界，根据数字控制信号确定插值的比重，通过插值产生位于相邻两相之间的时钟信号，输出给多相时钟生成电路；多相时钟生成电路根据相位插值器输入的时钟信号产生八相时钟，作为下一个采样周期的采样时钟输出给采样器。所述逻辑判决电路包括第一缓存、第二缓存、锁定判决电路以及二选一选择器；锁定判决电路根据上一采样周期得到的锁定控制信号的值判断时钟和数据恢复电路相位是否锁定，若锁定，则进行锁定处理；若没有锁定，则接收数字滤波器、第一缓存以及第二缓存发送的滤波信号，并根据接收的滤波信号判断时钟和数据恢复电路相位是否锁定，当锁定时，将选通控制信号置1并输出给二选一选择器，将锁定控制信号置1并输出给第一缓存，当没有锁定时，将选通控制信号置0并输出给二选一选择器，将锁定控制信号置0并输出给第一缓存；所述第一缓存用于存储第i-1个采样周期的滤波信号，第二缓存用于存储第i-2个采样周期的滤波信号，其中i为当前采样周期的编号，i是不为0的自然数；二选一选择器在当前采样周期接收第二缓存发送的滤波信号、数字滤波器发送的滤波信号以及锁定判决电路发送的选通控制信号，当选通控制信号为1时，选择第二缓存发送的滤波信号输出给编码器，当选通控制信号为0时，选择数字滤波器发送的滤波信号输出给编码器；第一缓存在当前采样周期接收锁定控制信号，当锁定控制信号为0时，第一缓存将存储的滤波信号输出给第二缓存，然后接收数字滤波器发送的滤波信号并存储，将存储的滤波信号发送给锁定判决电路；当锁定控制信号为1时，第一缓存不动作；第二缓存接收第一缓存发送的滤波信号并存储，将存储的滤波信号发送给锁定判决电路和二选一选择器。所述锁定判决电路判断时钟和数据恢复电路相位是否锁定的实现方式为：当数字滤波器和第二缓存的滤波信号相同且均与第一缓存的滤波信号移动方向相反时，判定时钟和数据恢复电路锁定，否则判定时钟和数据恢复电路没有锁定。所述锁定判决电路进行锁定处理的方法为：锁定判决电路对数字滤波器发送的滤波信号不作响应，也不向编码器输出信号，但是如果连续三个采样周期数字滤波器发送的滤波信号均相同，则锁定判决电路将锁定控制信号置0，时钟和数据恢复电路失去相位锁定，重新开始相位调节，并将选通控制信号置0。所述相位插值器每次插值只能在上次插值的基础上左移或者右移一个单位相移。本专利技术与现有技术相比的优点在于：(1)本专利技术通过逻辑判决电路和编码器的冗余结构，降低了相位锁定时单粒子效应对时钟和数据恢复电路的影响，本文档来自技高网...

【技术保护点】
一种抗单粒子加固的时钟和数据恢复电路，其特征在于：包括采样器(401)、鉴相器(402)、数字滤波器(403)、逻辑判决电路(404)、编码器(410)、多数判决器(411)、相位插值器(412)和多相时钟生成电路(413)；采样器(401)包含八个采样单元，在每一个采样周期，四个采样单元用来采样输入的串行数据，另外四个采样单元用来采样输入串行数据的数据转换边沿，得到四组数据和四组数据转换边沿，并将所述四组数据、四组数据转换边沿以及上一个采样周期采样的最后一组数据输出给鉴相器(402)，当所述时钟和数据恢复电路锁定时，采样器(401)将四组数据输出；其中采样周期的采样时钟来自于多相时钟生成电路(413)所产生的八相时钟；鉴相器(402)为二进制鉴相器，在每一个采样周期利用数据转换边沿与数据转换边沿两侧数据之间的关系，得到每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系，并转化为数字鉴相信号输出给数字滤波器(403)；所述每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系包括领先、落后或同相；数字滤波器(403)在每一个采样周期对输入的四组数字鉴相信号进行滤波处理，产生包含采样时钟相位调节关系的六位滤波信号，并输出给逻辑判决电路(404)；所述采样时钟相位调节关系为采样时钟相位左移一位、右移一位或不动；逻辑判决电路(404)根据当前采样周期数字滤波器(403)输出的滤波信号和前两个采样周期的滤波信号判定时钟和数据恢复电路的相位锁定状态，并根据锁定状态决定当前采样周期输入编码器的滤波信号(409)；编码器(410)包含三路冗余的编码器，每一路编码器分别对输入的滤波信号作6‑64编码操作，生成三路数字控制信号输出给多数判决器(411)；多数判决器(411)对三路数字控制信号进行三取二判决，得到当前采样周期的数字控制信号输出给相位插值器(412)；相位插值器(412)接收锁相环的正交时钟和多数判决器(411)输出的数字控制信号，以正交时钟中相邻的两相作为边界，根据数字控制信号确定插值的比重，通过插值产生位于相邻两相之间的时钟信号，输出给多相时钟生成电路(413)；多相时钟生成电路(413)根据相位插值器(412)输入的时钟信号产生八相时钟，作为下一个采样周期的采样时钟输出给采样器(401)。...

【技术特征摘要】
1.一种抗单粒子加固的时钟和数据恢复电路，其特征在于：包括采样
器(401)、鉴相器(402)、数字滤波器(403)、逻辑判决电路(404)、
编码器(410)、多数判决器(411)、相位插值器(412)和多相时钟生成
电路(413)；
采样器(401)包含八个采样单元，在每一个采样周期，四个采样单元
用来采样输入的串行数据，另外四个采样单元用来采样输入串行数据的数据
转换边沿，得到四组数据和四组数据转换边沿，并将所述四组数据、四组数
据转换边沿以及上一个采样周期采样的最后一组数据输出给鉴相器(402)，
当所述时钟和数据恢复电路锁定时，采样器(401)将四组数据输出；其中
采样周期的采样时钟来自于多相时钟生成电路(413)所产生的八相时钟；
鉴相器(402)为二进制鉴相器，在每一个采样周期利用数据转换边沿
与数据转换边沿两侧数据之间的关系，得到每组数据转换边沿的采样时钟相
位与该数据转换边沿之间的关系，并转化为数字鉴相信号输出给数字滤波器
(403)；所述每组数据转换边沿的采样时钟相位与该数据转换边沿之间的
关系包括领先、落后或同相；
数字滤波器(403)在每一个采样周期对输入的四组数字鉴相信号进行
滤波处理，产生包含采样时钟相位调节关系的六位滤波信号，并输出给逻辑
判决电路(404)；所述采样时钟相位调节关系为采样时钟相位左移一位、
右移一位或不动；
逻辑判决电路(404)根据当前采样周期数字滤波器(403)输出的滤波
信号和前两个采样周期的滤波信号判定时钟和数据恢复电路的相位锁定状
态，并根据锁定状态决定当前采样周期输入编码器的滤波信号(409)；
编码器(410)包含三路冗余的编码器，每一路编码器分别对输入的滤
波信号作6-64编码操作，生成三路数字控制信号输出给多数判决器(411)；
多数判决器(411)对三路数字控制信号进行三取二判决，得到当前采

\t样周期的数字控制信号输出给相位插值器(412)；
相位插值器(412)接收锁相环的正交时钟和多数判决器(411)输出的
数字控制信号，以正交时钟中相邻的两相作为边界，根据数字控制信号确定
插值的比重，通过插值产生位于相邻两相之间的时钟信号，输出给多相时钟
生成电路(413)；
多相时钟生成电路(413)根据相位插值器(412)输入的时钟信号产生
八相时钟，作为下一个采样周期的采样时钟输出给采样器(401)。
2.根据权利要求1所述的一种抗单粒子加固的时钟和数据恢复电路，
其特征在于：所述逻辑判决电路(404)包括第一缓存(405)、第二缓存(406)、
锁定判决电路(407)以及二选一选择器(408)；
锁定判决电路(404)根据上一采样周期得到的锁定控制信号的值判断
...

【专利技术属性】
技术研发人员：赵元富，石屹，边强，岳素格，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11