一种锁相频率合成器芯片版图结构及锁相频率合成器芯片制造技术

本发明专利技术涉及集成电路技术领域，提供了一种锁相频率合成器芯片版图结构及锁相频率合成器芯片，其中，版图结构包括位于芯片内围的功能电路版图区以及位于芯片外围的输入输出接口版图区。本发明专利技术通过将版图结构设置为功能电路版图区和输入输出接口版图区，并将功能电路版图区进一步划分为混合信号电路版图区、电源管理电路版图区以及射频信号输出电路版图区，在使得功能电路版图区中的各个版图区相对独立且规整、芯片版图结构布局更加合理的基础上，能够让混合信号电路版图区中的数字电路对功能电路版图区中其他各版图区中的模拟电路影响更小，从而满足了原子钟专用锁相频率合成器芯片的高性能和高可靠性的要求。器芯片的高性能和高可靠性的要求。器芯片的高性能和高可靠性的要求。

【技术实现步骤摘要】
一种锁相频率合成器芯片版图结构及锁相频率合成器芯片


[0001]本专利技术涉及集成电路
，具体而言，涉及一种锁相频率合成器芯片版图结构及锁相频率合成器芯片。

技术介绍

[0002]近年来，一种通过铯原子内部的电子在两个能级间跳跃时辐射出来的电磁波作为标准来控制实现高精度时钟信号的芯片级原子钟，因其超高精度的特点而广泛应用于航天领域和军事国防建设领域中。由于芯片级原子钟对频率精度有着高要求，所以对应用于芯片原子钟的频率源也就需要满足高性能和高可靠性的要求。
[0003]应用于芯片级原子钟的锁相频率合成器需要实现稳定性高且频率精度高的输出频率信号，且芯片内部包含多种不同频率的时钟信号，所以为了保证原子钟应用下的锁相频率合成器的高性能和高可靠性，提出一种有效合理的锁相频率合成器芯片的版图结构是有必要的。

技术实现思路

[0004]本专利技术的目的在于提供一种锁相频率合成器芯片版图结构及锁相频率合成器芯片，以通过合理的信号通路布局以及针对芯片内部敏感模块的隔离，实现提高芯片的性能以及可靠性。
[0005]本专利技术的目的通过以下技术方案实现：
[0006]一方面，本专利技术提供了一种锁相频率合成器芯片版图结构，包括位于芯片内围的功能电路版图区以及位于芯片外围的输入输出接口版图区，所述功能电路版图区包括：
[0007]混合信号电路版图区，所述混合信号电路版图区位于功能电路版图区的左侧下方区域；
[0008]电源管理电路版图区，所述电源管理电路版图区位于功能电路版图区的左侧上方区域；
[0009]射频信号输出电路版图区，所述射频信号输出电路版图区位于功能电路版图区的右侧区域；
[0010]其中，所述功能电路版图区的各个版图区均与输入输出接口版图区相连。
[0011]在一些可能的实施例中，所述混合信号电路版图区包括：
[0012]第一混合信号电路版图区，所述第一混合信号电路版图区位于混合信号电路版图区的左侧中心区域；
[0013]第二混合信号电路版图区，所述第二混合信号电路版图区位于混合信号电路版图区的左侧上方区域，且位于第一混合信号版图区和电源管理电路版图区之间；
[0014]第三混合信号电路版图区，所述第三混合信号电路版图区位于混合信号电路版图区的右侧上方区域，且分别与第二混合信号电路版图区、电源管理电路版图区以及射频信号输出电路版图区相邻；
[0015]第四混合信号电路版图区，所述第四混合信号电路版图区位于混合信号电路版图区的右侧中心区域，且分别与第一混合信号电路版图区和第三混合信号电路版图区相邻；
[0016]第五混合信号电路版图区，所述第五混合信号电路版图区位于混合信号电路版图区的左侧下方区域；
[0017]第六混合信号电路版图区，所述第六混合信号电路版图区位于混合信号电路版图区的右侧下方区域，且与第四混合信号电路版图区相邻；
[0018]第七混合信号电路版图区，所述第七混合信号电路版图区位于混合信号电路版图区的剩余区域。
[0019]在一些可能的实施例中，所述第一混合信号电路版图区包括鉴频鉴相器/电荷泵电路；
[0020]所述第二混合信号电路版图区包括环路滤波器电路；
[0021]所述第三混合信号电路版图区包括压控振荡器电路；
[0022]所述第四混合信号电路版图区包括差分积分调制器电路、用于锁相环环路信号反馈处理的分频器电路和数字
‑
时间转换器电路、用于提供原子钟专用伺服控制SOC系统10MHz时钟信号的分频器及输出缓冲器电路；
[0023]所述第五混合信号电路版图区包括用于控制和检测逻辑电路的串行外设接口从机电路；
[0024]所述第六混合信号电路版图区包括用于提供秒脉冲信号的外秒同步与驯服模块；
[0025]所述第七混合信号电路版图区包括10MHz参考时钟输入信号的输入缓冲器电路、用于检测锁相环锁定状态的锁定检测电路、用于实现方波信号幅值1V转3.3V和3.3V转1V的电平转换器电路。
[0026]在一些可能的实施例中，所述电源管理电路版图区包括线性稳压器电路以及带隙基准电路。
[0027]在一些可能的实施例中，所述射频信号输出电路版图区包括基于数模转换器控制的功率放大器电路以及用于检测功率放大后的微波输出信号接口。
[0028]在一些可能的实施例中，所述输入输出接口版图区包括第一接口版图区、第二接口版图区以及第三接口版图区；
[0029]所述第三接口版图区环绕功能电路版图区设置，所述第一接口版图区位于输入输出接口版图区的上方区域且位于第三接口版图区的外围，所述第二接口版图区的一侧与第一接口版图区的一侧相邻，所述第二接口版图区的另一侧环绕第三接口版图区后与第一接口版图区的另一侧相邻。
[0030]在一些可能的实施例中，所述第一接口版图区包括芯片内部模拟电源的供电接口，所述第二接口版图区包括芯片输入输出时钟信号的专用接口以及数字通道接口，所述第三接口版图区包括静电防护电路以及用于形成电源、地线环状网络的连线。
[0031]另一方面，本专利技术提供了一种锁相频率合成器芯片，采用上述所述的锁相频率合成器芯片版图结构制作而成。
[0032]本专利技术实施例的技术方案至少具有如下优点和有益效果：
[0033]本专利技术提供的锁相频率合成器芯片版图结构，通过设置功能电路版图区和输入输出接口版图区，并将功能电路版图区进一步划分为混合信号电路版图区、电源管理电路版
图区以及射频信号输出电路版图区，且功能电路版图区中的各个版图区均与输入输出接口版图区相连，在使得功能电路版图区中的各个版图区相对独立且规整、芯片版图结构布局更加合理的基础上，能够让混合信号电路版图区中的数字电路对功能电路版图区中其他各版图区中的模拟电路影响更小，从而满足了原子钟专用锁相频率合成器芯片的高性能和高可靠性的要求。
[0034]同时，混合信号电路版图区中的第一混合信号电路版图区、第二混合信号电路版图区、第三混合信号电路版图区和第四混合信号电路版图区相邻分布，并分别包含了锁相环电路中依信号传递形成环路的鉴频鉴相器/电荷泵、低通滤波器、压控振荡器和分频器电路模块，以形成最小的环路信号传递链路，避免关键频率信号受芯片内其他数字时钟信号的影响。
[0035]此外，通过将电源管理电路版图区中的线性稳压器电路相同功能的端口摆放一致，且与输入输出接口版图区中的供电接口相邻，优先保证芯片内集成电源供应的可靠性。
[0036]由此可见，本专利技术所提供的芯片级原子钟专用锁相频率合成器芯片版图结构，对信号通路布局合理，且针对芯片内部敏感模块进行了隔离，满足了芯片高性能和高可靠性的需求。
附图说明
[0037]图1为本专利技术实施例提供的锁相频率合成器芯片版图结构的结构框图；
[0038]图2为本专利技术实施例提供的锁相频率合成器芯片版图结构进一步的结构框图；
[0039]图3为本专利技术实施例提供的锁相频率合成器芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相频率合成器芯片版图结构，其特征在于，包括位于芯片内围的功能电路版图区以及位于芯片外围的输入输出接口版图区，所述功能电路版图区包括：混合信号电路版图区，所述混合信号电路版图区位于功能电路版图区的左侧下方区域；电源管理电路版图区，所述电源管理电路版图区位于功能电路版图区的左侧上方区域；射频信号输出电路版图区，所述射频信号输出电路版图区位于功能电路版图区的右侧区域；其中，所述功能电路版图区的各个版图区均与输入输出接口版图区相连。2.根据权利要求1所述的锁相频率合成器芯片版图结构，其特征在于，所述混合信号电路版图区包括：第一混合信号电路版图区，所述第一混合信号电路版图区位于混合信号电路版图区的左侧中心区域；第二混合信号电路版图区，所述第二混合信号电路版图区位于混合信号电路版图区的左侧上方区域，且位于第一混合信号版图区和电源管理电路版图区之间；第三混合信号电路版图区，所述第三混合信号电路版图区位于混合信号电路版图区的右侧上方区域，且分别与第二混合信号电路版图区、电源管理电路版图区以及射频信号输出电路版图区相邻；第四混合信号电路版图区，所述第四混合信号电路版图区位于混合信号电路版图区的右侧中心区域，且分别与第一混合信号电路版图区和第三混合信号电路版图区相邻；第五混合信号电路版图区，所述第五混合信号电路版图区位于混合信号电路版图区的左侧下方区域；第六混合信号电路版图区，所述第六混合信号电路版图区位于混合信号电路版图区的右侧下方区域，且与第四混合信号电路版图区相邻；第七混合信号电路版图区，所述第七混合信号电路版图区位于混合信号电路版图区的剩余区域。3.根据权利要求2所述的锁相频率合成器芯片版图结构，其特征在于，所述第一混合信号电路版图区包括鉴频鉴相器/电荷泵电路；所述第二混合信号电路版图区包括环路滤波器电路；所述第三混合信号电路版图区包括压控振荡器电路；所述第四混合信号电路...

【专利技术属性】
技术研发人员：刘林，刘类骥，肖尧，耿新林，叶宗霖，王守云，
申请(专利权)人：成都天奥电子股份有限公司，
类型：发明
国别省市：