锁相环路、半导体器件以及无线芯片制造技术

本发明专利技术的目的在于提供工作范围广的PLL。而且，本发明专利技术的目的还在于通过内置有这种PLL，来提供从通讯距离和温度的方面来看工作范围广的半导体器件或无线芯片。本发明专利技术是一种半导体器件或一种无线芯片，其包括：第一分频电路；第二分频电路；接收第一分频电路的输出及第二分频电路的输出的相位比较电路；接收相位比较电路的输出并且按照被输入的信号转换时间常数的环路滤波器；以及接收环路滤波器的输出并且向第二分频电路提供输出的电压控制振荡电路。

【技术实现步骤摘要】

本专利技术涉及锁相环路。此外，本专利技术涉及具有该锁相环路的半导体器件。本专利技术还涉及具有上述半导体器件和天线的无线芯片(wireless tag)。
技术介绍
锁相环路(PLL ；Phase Locked Loop)具有生成与输入了的时钟信号同步的时钟信号或频率是输入了的时钟信号的N倍的时钟信号的功能。或者锁相环路当被输入类似于时钟信号的数据信号时，具有生成稳定的时钟信号的功能。在下面的专利文件I中记载有锁相环路的基本结构。[专利文件I]日本专利公开Hei10-065525号公报(第3页、第5图)
技术实现思路
例如，在无线通信中使用PLL。通过在无线芯片内内置有PLL，PLL可以将从读取/写入器发送来的数据用作输入信号来生成稳定的时钟信号。而且，根据该时钟信号无线芯片可以进行数据发送/接收的工作。在图10中示出内置有PLL的无线芯片的结构例的框图。在图10中，无线芯片具有半导体器件1001和天线1000。半导体器件1001具有电源电路1002、解调电路1003、调制电路1004、PLL1005、逻辑电路1006。PLL1005被输入作为解调信号的解调电路1003的输出，且输出时钟信号CLK。逻辑电路1006同步于时钟信号CLK而工作。作为PLL，例如，可以为如图9那样的结构。在图9中PLL901具有相位比较电路(PD)902、环路滤波器(LPF)903、电压控制振荡电路(VC0)904、分频电路(DIV)905，并且被输入输入信号In，且输出输出信号Out。假设在逻辑内部使用比解调信号的频率高的频率，而在图9中示出使用分频电路905的结构。除了数据接收期间以外输入到PLL的输入信号为一定，并且PLL输出的输出信号Out具有自激振荡时的频率(下面称为自激振荡频率)。因此，从无线芯片的数据发送与PLL的自激振荡频率同步进行。当进行图9所示的内置有PLL901的无线芯片的工作试验时，虽然在进行数据接收时没有出现问题，但是在数据发送时由于通讯速度的波动大，而确认到不能通讯的缺陷。作为对策，将环路滤波器的时间常数设定为大，这样做虽然改善了数据发送时的缺陷，但却使数据接收工作的成品率降低。以下说明这种工作。内置在无线芯片中的PLL在数据接收时重要的是在预定时间内锁定且相对于电源波动锁定范围广。例如，环路滤波器的时间常数优选为较小。此外，当数据发送时，需要使自激振荡频率的波动在通信规格范围内。在此情况下，环路滤波器的时间常数优选为大。换言之，试验示出在图9所示的PLL中，虽然若对锁定范围的波动和自激振荡频率的波动双方都进行改善，则可以使无线芯片稳定地工作，然而对锁定范围的波动和自激振荡频率的波动双方都进行改善是很困难的，所以不能使无线芯片稳定地工作。注意，难以使无线芯片稳定地工作的原因之一是当数据接收时的电源波动。例如，在使用100% AM解调方式时，因解调而发生停止电源供给的期间，而导致发生电源电压波动。尤其是在无源矩阵型的无线芯片中电源电压的波动很明显。鉴于上述问题，本专利技术的目的在于提供工作范围广的PLL。而且本专利技术目的还在于通过内置有这种PLL，提供从通讯距离或温度的观点来看，工作范围广的半导体器件或无线-H-* I I心/T O专利技术者注意到PLL所需要的特性根据半导体器件的工作状态而不同。因而提出根据半导体器件的工作转换PLL的结构的方式，该方式利用在通常的无线通讯中不同时进行数据发送和数据接收，并且其期间明显地分开，而且在每个期间中PLL所需要的特性不同的特点。通过这种方式，可以改善半导体器件及无线芯片的工作范围。注意，无线芯片的工作范围是指如通讯距离或温度等的条件的工作范围。此外，半导体器件的工作范围是指半导体器件的工作条件如电源电压、温度等条件的工作范围。具体而言，为了转换PLL的特性，有效的方式是转换环路滤波器的时间常数或转换分频电路的分频数。此外，转换如下结构也是有效的；将环路滤波器的输出输入到VCO(电压控制振荡器，VoltageControlled Oscillator)的结构转换为偏压电路的输出(参照电压)输入到VCO的结构。上述转换PLL特性的方式也可以应用于要控制在多个期间中的自激振荡频率的情况。例如，在对存储器进行写入和不进行写入的期间，因为耗电力不同，所以有电源电压稍微不同的情况。另一方面，在数据发送期间中无线芯片需要将PLL的自激振荡频率保持为一定。在此情况下，通过根据期间转换VCO的负载或变移VCO的输入信号的电位，可以控制自激振荡频率，来可以改善无线芯片的工作范围。如上所述，本专利技术实现工作范围被改善了的PLL，以及具有工作范围被改善了的PLL的半导体器件。其结果，可以实现通讯范围广且即使在低温或高温等的严酷环境中也正常工作的半导体器件或无线芯片。附图说明图1是示出本专利技术的半导体器件的结构的框图；图2是本专利技术的半导体器件具有的PLL的框图；图3是本专利技术的半导体器件具有的PLL的电路图；图4是本专利技术的半导体器件具有的PLL的电路图；图5是本专利技术的半导体器件具有的PLL的框图；图6是本专利技术的半导体器件具有的PLL的框图；图7是本专利技术的半导体器件具有的PLL的电路图；图8是本专利技术的半导体器件具有的PLL的电路图；图9是示出通常的PLL的结构的框图；图10是示出通常的半导体器件的结构的框图；图11是示出解调信号的位宽的图；图12是本专利技术的半导体器件具有的PLL的框图；图13是示出本专利技术的半导体器件的结构的框图14是示出本专利技术的半导体器件的结构的框图；图15A至15E是示出本专利技术的半导体器件的利用方式的图。本专利技术的选择图为3。具体实施例方式下面，参照附图说明本专利技术的实施方式。但是，本专利技术可以通过多种不同的方式来实施，所属
的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本专利技术的宗旨及其范围下可以被变换为各种各样的形式。因此，本专利技术不应该被解释为仅限定在实施方式所记载的内容中。实施方式I在图1示出本专利技术的半导体器件的结构例的框图。在图1中，半导体器件101通过连接到天线100，构成无线芯片。半导体器件101具有电源电路102、解调电路103、调制电路104、PLL105、逻辑电路106。电源电路102对从天线100输入的交流信号进行整流，并生成预定的电源电压Vdd。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，当采用振幅偏移键控法(ASK ；Amplitude Shift Keying)时,解调电路103通过整流及滤波来生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件101的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号CLK和解调信号，并输出调制信号。解调信号被输入到逻辑电路具有的译码电路107，在那里将接收的信号转换(译码)为“O，，/ “I”来生成数据信号，或者识别SOF (startof frame)、EOF (end of frame)来生成各种控制信号。逻辑电路除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的匹配性)、存储器、存储控制电路、输出电路(生成调制信号)等，且按照接收了的指令进行处理。PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出本文档来自技高网...

【技术保护点】
一种半导体器件，包括：译码电路，配置成输出第一控制信号；锁相环路，包括环路滤波器、分频电路和电压控制振荡器；电源电路，配置成对从天线供给的交流信号进行整流；充电控制电路，配置成按照从所述电源电路供给的第一电位来控制对电池的充电；以及放电控制电路，配置成按照从所述电池供给的第二电位来控制对所述电池的放电。

【技术特征摘要】
2006.11.30 JP 2006-3231191.一种半导体器件，包括: 译码电路，配置成输出第一控制信号； 锁相环路，包括环路滤波器、分频电路和电压控制振荡器； 电源电路，配置成对从天线供给的交流信号进行整流； 充电控制电路，配置成按照从所述电源电路供给的第一电位来控制对电池的充电；以及 放电控制电路，配置成按照从所述电池供给的第二电位来控制对所述电池的放电。2.—种半导体器件，包括: 译码电路，配置成输出第一控制信号； 锁相环路，包括环路滤波器、分频电路和电压控制振荡器； 电源电路，配置成对从天线供给的交流信号进行整流； 解调电路，配置成对从天线供给的交流信号进行解调； 充电电路，配置成控制对电池的充电；...

【专利技术属性】
技术研发人员：加藤清，松崎隆德，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：