本申请涉及具有用于模拟积分的数字补偿的锁相环路。一种锁相环路PLL装置包含数字微分器，所述数字微分器经配置以对数字环路信号进行微分，以至少部分地补偿模拟积分器对模拟电流信号的积分。数字到模拟转换器DAC包含电流源输出级，所述电流源输出级基于数字输入信号产生所述模拟电流信号。所述模拟积分器对所述模拟电流信号进行积分以产生用于控制压控振荡器VCO的电压控制信号。
【技术实现步骤摘要】
【专利说明】具有用于模拟积分的数字补偿的锁相环路本申请为申请号为201080055238.4、申请日为2010年12月7日、专利技术名称为“具有用于模拟积分的数字补偿的锁相环路”的专利技术专利申请的分案申请。
本专利技术一般来说涉及锁相环路，且更具体来说涉及具有用于模拟积分的数字补偿的锁相环路。
技术介绍
锁相环路(PLL)相对于参考信号产生信号。锁相环路电路基于参考信号与PLL输出信号的相位和/或频率的差而调整所述输出信号的频率。输出信号的频率基于所述差而增大或减小。因此，锁相环路为使用负反馈的控制系统。锁相环路用于例如收音机、电信电路，和计算机等电子装置以及其它装置中。PLL常使用谐振调谐式压控振荡器(VCO)来产生PLL输出信号。谐振调谐式VCO常包含电容性装置和谐振电感一电容(LC)电路。电容性装置通常包含具有电容的至少一个可变电抗器，所述至少一个可变电抗器响应调谐电压以改变PLL输出信号的频率。一些常规PLL包含一个或一个以上数字组件。此些PLL在一些方面具有优于模拟环路的优点。令人遗憾的是，这些PLL也具有一些缺点。因此，需要具有模拟和数字环路两者的优点的PLL。
技术实现思路
一种锁相环路(PLL)装置包含数字微分器，所述数字微分器经配置以对数字环路信号进行微分以至少部分地补偿由模拟积分器对模拟电流信号的积分。数字到模拟转换器(DAC)包含电流源输出级，所述电流源输出级基于数字输入信号产生模拟电流信号。所述模拟积分器对所述模拟电流信号进行积分以产生用于控制压控振荡器(VCO)的电压控制信号。【附图说明】图1为根据本专利技术的示范性实施例的锁相环路装置的前向部分的框图。图2为PLL装置的前向部分的框图，其中将数字微分器实施为数字处理电路的部分且将模拟积分器实施为模拟电路的部分。图3为根据示范性实施例的包含数字相位检测器的PLL装置的框图。图4为将数字微分器实施为数字滤波器的部分的PLL装置的框图。图5为根据示范性实施例的包含在参考路径中具有低频率端口的两点调制的PLL装置的框图。图6为图5的PLL装置的示范性实施的框图。图7为根据示范性实施例的包含相位到数字转换器(H)C)的PLL装置的框图。图8为将数字微分器实施为数字滤波器的部分的包含相位到数字转换器(roc)的PLL装置的框图。图9为根据示范性实施例的包含在反馈路径中具有较低频率端口的两点调制的PLL装置的框图。图10为根据示范性实施例的包含在反馈路径中具有积分三角调制较低频率端口的两点调制的PLL装置的框图。图11为具有电流源输出级的电流导引DAC的不意性表不。图12为根据另一配置的具有电流源输出级的电流导引DAC的示意性表示。图13A为具有电流源输出级的示范性电流脉冲DAC的示意性表示。图13B为具有三角积分调制器和电流源输出级的示范性电流DAC的示意性表示。图14为管理具有数字微分以补偿模拟积分的锁相环路的方法的流程图。图15为管理在参考路径和环路控制路径中包含两点调制的PLL的方法的流程图。图16为管理在反馈路径和环路控制路径中包含两点调制的PLL的方法的流程图。图17为管理包含数字滤波器的PLL装置中的具有数字微分以补偿模拟积分的锁相环路的方法的流程图。图18为将参考路径和DCO控制路径中的两点调制应用于包含用于补偿模拟积分的数字微分的PLL的方法的流程图。图19为将反馈路径和DCO控制路径中的两点调制应用于包含补偿模拟积分的数字微分的PLL的方法的流程图。【具体实施方式】词语“示范性”在本文中用以表示“充当实例、例子或例证”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。图1为根据本专利技术的示范性实施例的锁相环路装置的前向部分100的框图。数字输入信号102由电流输出数字到模拟转换器(电流输出DAC) 104处理以产生模拟电流信号106。由电流输出DAC的电流源输出级108提供的模拟电流信号106在作为控制电压信号112被施加到模拟压控振荡器(VCO) 114之前由模拟积分器110进行积分。数字微分器116处理数字环路信号118以形成数字输入信号102且至少部分地补偿由模拟积分器110执行的积分。如以下所描述，数字环路信号118是基于PLL内的反馈信号与参考信号之间的差。数字环路信号的内容取决于PLL的特定实施。举例来说，在PLL包含调制功能性的情况下，数字环路信号可包含数据。另外，数字滤波器可连接于相位检测器与数字微分器之间以使得数字环路信号可为基于反馈信号与参考信号之间的差的经滤波信号。如以下参看图2所论述，数字微分器可实施为其它数字处理电路的部分，其中数字环路信号可被解译为由数字处理电路处理的信号或信号的组合。电流输出DAC 104为接收数字输入信号且产生模拟电流信号的任何装置，其中模拟电流信号是由电流源输出级108提供。电流源输出级108是使用例如晶体管等有源装置实施。以下参看图11、图12、图13A和图13B论述合适电流输出DAC的实例。模拟积分器110为执行对模拟电流信号106的积分功能的任何装置或布置。合适模拟积分器110的实例为电容器。数字微分器116为对数字环路信号118进行微分的任何装置或处理器。因此，所述数字微分器可为执行差分方程函数的任何装置或电路，其中输出是基于先前输入。合适数字微分器的实例包含执行例如y =x-x等差分方程的装置，其中I为输出，X为输入，且t为取样时间，且t-Ι为前一个取样时间。此函数也可在Z域中表达为l-z~-l。在操作期间，电流输出DAC 104将数字输入信号102转换为模拟电流信号106。模拟积分器I1对模拟电流信号106进行积分以产生控制电压信号112。举例来说，在模拟积分器110为接地的并联电容器的情况下，根据模拟电流信号112的积分而产生跨电容器两端的电压。VCO输出信号(模拟输出信号)具有基于控制电压信号112的频率。VCO输出信号被反馈且与参考信号比较以产生信号，其中数字环路信号118是至少部分地基于所产生信号。数字微分器116处理数字环路信号118以至少部分地补偿模拟积分器110的积分。许多常规锁相环路(PLL)在PLL的前向部分中不包含DAC，且所有环路滤波不是在模拟域中执行就是在数字域中执行。在PLL的前向部分中包含DAC的一些常规PLL在DAC之后具有低通滤波器而非积分器。关于在DAC之后跟着低通滤波器的PLL的论述可见于第5，999，060号、第6，094，101号和第6，188，288号美国专利，以及第2009/0010372号、第2007/0195917号和第2007/0036238号美国公开案中。DAC输出在无积分器或低通滤波器的情况下直接连接到VCO的实例论述于第5，648，964号美国专利中。在PLL的前向部分中包含DAC且在DAC之后具有积分器的其它PLL使用具有电压模式输出的DAC。此些实例论述于第6，094，101号美国专利和第2009/0108891号美国专利公开案中。因此，当将两点调制应用于PLL时，常规PLL技术需要用于环路的前向路径和高通调制输入的单独DAC。图2为PLL装置的前向部分200的框图，其中将数字微分器116实施为数字处理电路202的部分，且将模拟积分器110实施为模拟电路204的部分。PLL内本文档来自技高网...
【技术保护点】
一种装置，其包括：较高频率端口，其经配置以至少部分地基于数据信号产生数字环路信号；数字微分器，其经配置以对所述数字环路信号进行微分以产生数字输入信号；数字到模拟转换器DAC，其经配置以基于所述数字输入信号产生模拟电流信号；电路，其经配置以基于所述模拟电流信号产生第一反馈信号；以及较低频率端口，其经配置以基于所述第一反馈信号并进一步基于所述数据信号产生第二反馈信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：杰里米·D·邓恩沃思，加里·J·巴兰坦，布尚·S·阿苏瑞，耿吉峰，古尔坎瓦尔·S·萨霍塔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。