本发明专利技术属于数字信号处理领域，尤其涉及一种基于数字锁相环实现的时钟数据恢复系统，包括鉴相器、数字滤波器、数控振荡器和分频器，所述的鉴相器与数字滤波器相连，所述的数字滤波器与数控振荡器相连，所述的数控振荡器与分频器相连，所述的分频器与鉴相器相连；所述鉴相器采用异或门鉴相器，所述数字滤波器采用K变模的加减计数器，所述数控振荡器采用脉冲加减模块，所述分频器采用N分频器。本发明专利技术的基于数字锁相环实现的时钟数据恢复系统克服了直流零点漂移、器件饱和及易受电源和环境温度变化等缺点。
【技术实现步骤摘要】
本专利技术属于数字信号处理领域，尤其涉及一种基于数字锁相环实现的时钟数据恢复系统。
技术介绍
随着数据速率的提升，串行数据系统传输结构在时钟信号及其传输通道上变化发生了一些变化，主要集中在，在当前新一代的串行数据系统中，如Ethernet，SATA, SONET/SDH等，已经没有了专门的时钟信号传输通道，而是将时钟信号嵌入到了数据中进行传输，因此必须在接收端将时钟恢复出来。在高速串行数据测试中，眼图和抖动测试是最重要的两个测试项目。眼图和抖动测量中，测试仪器必须从待测试信号中恢复参考时钟，用该时钟同步和采样数据。因此，恢复时钟的方法会直接影响眼图和抖动测试结果。在系统的接收端，CDR(实时时钟恢复电路)从串行数据中恢复出时钟，用恢复的时钟来同步串行数据，进行采样。目前主要有两种方式进行时钟恢复，一种是使用相位内插器(phase interpolator，简称 PI);另一种为使用锁相环(Phase lock loop,简称 PLL)。相位内插器主要用于FBDIMM和PCI Express中，这种⑶R使用PLL或DLL来作为参考回路，该回路接收输入的参考频率信号，并产生一组高频信号作为参考相位，这些相位在0?360度间均匀分布。参考相位将被提供给CDR回路，该回路对位于不同相位的两个输入插入相位，以产生位于中间相位的输出讯号。锁相环(PLL:Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”。锁相环技术在无线电、通信及计算机领域应用广泛，常被用作产生稳定的频率，从噪声通信信道中恢复信号，或者用于数字逻辑设计中微处理器的分布式时钟同步。自从完整的锁相环回路模块可以在单独的集成电路中实现，该技术被广泛应用于现代电子设备中。—个锁相环电路的构成模块及简要功能描述如下:(1)鉴频鉴相器(PFD)(或鉴相器:PD):对输入的参考信号和反馈回路的信号进行频率和相位的比较，输出一个代表两者差异的信号至低通滤波器。(2)低通滤波器(LPF):将输入信号中的高频成分滤除，保留直流部分送至压控振荡器。(3)压控振荡器(VC0):输出一个具有较高精度与稳定度的周期性参考信号，其频率由输入电压所控制。(4)反馈回路(通常由一个分频器(Divider)来实现):将压控振荡器输出的信号送回至鉴频鉴相器。通常压控振荡器的输出信号的频率大于参考信号的频率，因此需在此加入分频器以降低频率通常把利用锁相环技术从串行数据流中提取位同步信号的方法称为锁相法，具体分为两类:一类是环路中的误差信号可以连续的调整位同步信号相位，这一类属于模拟锁相法；另一类采用高稳定度的振荡器，从鉴相器所获得的与位同步误差成比例的误差信号不直接用于调整振荡器，而是通过一个控制器在信号时钟输出的脉冲序列中附加或扣除一个或几个脉冲，从而达到调整加到鉴相器上的位同步脉冲序列的相位，以达到位同步的目的。这类电路可以完全用数字电路构成全数字锁相环路。由于这种环路对位同步信号的相位调整不是连续的，而是存在一个最小的调整单位，因此对位同步信号的调整存在最小的调整单位，故这种同步环又称为量化同步器。这种构成量化同步器的全数字环是数字锁相环的一种典型应用。对于锁相环来说，最关键的性能指标是在于相位噪声(Phase noise)和动态性能。锁相环的相位噪声对通信系统的整体性能影响甚大，因此设计中对相位噪声的要求有具体而严格的指标要求。锁相环的动态性能决定了它能够同步参考源的速度和精度，以及在多大范围内能够跟踪参考源。锁相环的动态性能包括:锁定时间(Lock time)，捕获范围(Capture range)，锁定范围(Hold range)等。另外，锁相环的稳定性指标包括:环路带宽(Loop bandwidth)，相位裕度(Phase marge)等。模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，已成为锁相技术发展的方向。
技术实现思路
本专利技术提供一种基于数字锁相环实现的时钟数据恢复系统，以改进零点漂移，以及易受电源和环境温度变化等缺点，提高了整体的动态性能。为了实现上述目的，本专利技术采用如下技术方案:一种基于数字锁相环实现的时钟数据恢复系统，包括鉴相器、数字滤波器、数控振荡器和分频器，所述的鉴相器与数字滤波器相连，所述的数字滤波器与数控振荡器相连，所述的数控振荡器与分频器相连，所述的分频器与鉴相器相连；所述鉴相器采用异或门鉴相器，所述数字滤波器采用K变模的加减计数器，所述数控振荡器采用脉冲加减模块，所述分频器采用N分频器。优选地，所述鉴相器、数字滤波器、数控振荡器和分频器集成在一块FPGA芯片上。优选地，所述的FPGA芯片采用Virtex-4中型号为xc4vsx55的芯片。本专利技术的针对PWM信号的软件保护方法，能够提高PWM信号的可靠性，从而提高了整个逆变器的可靠性。本专利技术的基于数字锁相环实现的时钟数据恢复系统采用的是全数字锁相环，全数字锁相环(ADPLL)是一种相位反馈控制系统。它根据输入信号与本地恢复时钟Fout之间的相位误差(超前还是滞后)信号送入数字环路滤波器DLF中对相位误差信号进行平滑滤波，并生成控制DC0动作的相位超前滞后调整输出控制信号，DC0根据控制信号给出的指令，利用加减脉冲控制电路调节相位，通过连续不断的反馈调节，使其输出时钟Fout的相位跟踪输入信号流的相位。克服了直流零点漂移、器件饱和及易受电源和环境温度变化等缺点。【附图说明】图1为本专利技术的模块结构示意图；图2为EDA软件综合出的基于通用可编程逻辑门阵列的全数字锁相环电路当前第1页1 2 本文档来自技高网...
【技术保护点】
一种基于数字锁相环实现的时钟数据恢复系统，其特征在于：包括鉴相器、数字滤波器、数控振荡器和分频器，所述的鉴相器与数字滤波器相连，所述的数字滤波器与数控振荡器相连，所述的数控振荡器与分频器相连，所述的分频器与鉴相器相连；所述鉴相器采用异或门鉴相器，所述数字滤波器采用K变模的加减计数器，所述数控振荡器采用脉冲加减模块，所述分频器采用N分频器。
【技术特征摘要】
【专利技术属性】
技术研发人员：马金科，冯太明，
申请(专利权)人：江苏绿扬电子仪器集团有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。