【技术实现步骤摘要】
本专利技术设及一种全新的基于CPLD(ComplexProgramm油IeLogicDevice)的单片 全数字锁相环及方法，实现对输入方波信号的锁相和任意倍频信号的输出。
技术介绍
阳00引复杂可编程逻辑器件（CPLD)，它是在PALGALEPLD等可编程器件的基本上进一 步发展的产物。它是作为作用的集成电路（ASIC)领域中的一种半定制电路而出现的，既解 决了定制电路的不足，又克服了原有可编程器件口电路数有限的缺点。 数字锁相环不仅继承了数字电路的可靠性高、体积小、价格低等优点，还解决了模 拟锁相环的直流零点漂移、器件饱和及易受电源和环境溫度变化等缺点，此外还具有对离 散样值的实时处理能力，已成为锁相技术发展的方向。而基于大规模可编程集成忍片的数 字锁相环可根据实际要求，充分利用器件资源，同时把一些相关的数字电路集成在一起，不 仅提高了系统的集成度和可靠性，降低了功耗，降低了成本，而且使电路性能明显得到改 善。 锁相环在电子和通信领域有着广泛的应用，如测试设备、空间遥测装置，频率合 成、数据调制-解调、时钟正反馈和调制/解调器等众多领域。传统的锁...
【技术保护点】
一种单片全数字锁相环，其特征是利用一片CPLD芯片，通过编程实现相互连接的高精度计数器模块、32位除法器模块、倍频信号发生器、信号分频器、测相位模块、相位补偿模块、计数补偿模块、接口控制模块，由此构成一种基于CPLD的单片全数字锁相环。
【技术特征摘要】
【专利技术属性】
技术研发人员：沈维聪，陈帅，肖伟翔，刘义菊，
申请(专利权)人：武汉理工大学，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。