温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种单片全数字锁相环，具体是：利用一片CPLD芯片，通过编程实现相互连接的高精度计数器模块、32位除法器模块、倍频信号发生器、信号分频器、测相位模块、相位补偿模块、计数补偿模块、接口控制模块，由此构成一种基于CPLD的单片全数字...
该专利属于武汉理工大学所有，仅供学习研究参考，未经过武汉理工大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。