时间数字转换器和锁相环制造技术

公开了一种具有频控振荡器(42)、反馈路径、时间数字转换器(10)和存储器的锁相环。频控振荡器(42)包括用于改变频控振荡器(42)的输出(106)的频率以跟踪参考频率(101)的第一控制输入(135，136)和用于调制输出信号(106)以产生啁啾的第二控制输入(139)。反馈路径配置为向时间数字转换器(10)提供输入信号(107)，并且包括可操作为从输出信号(106)中移除由第二控制输入(139)得到的频率调制的调制消除模块(14)。存储器存储第二控制输入值，每一个第二控制输入值对应于期望的啁啾频率并补偿频控振荡器对第二控制输入(139)的响应的非线性。锁相环可操作在啁啾模式中，在啁啾模式中，通过基于存储器中存储的第二控制输入值，确定与期望啁啾频率相对应的第二控制输入(139)的值，来产生第二控制输入(139)，并且在啁啾模式中，锁相环配置为基于反馈路径确定第一控制输入(135，136)，其中调制消除模块(14)已从反馈路径中移除了由第二控制输入(139)得到的频率调制。

【技术实现步骤摘要】

本公开涉及时间数字转换器和锁相环。具体地，本公开涉及数字锁相环中使用的时间数字转换器，还涉及适用于产生啁啾信号的锁相环。
技术介绍
锁相环用于产生与输入参考信号具有定义的相位关系的输出信号。通过反馈回路将输出信号匹配到输入参考信号相位，在反馈回路中，通过相位检测器来确定输入参考信号和输出信号之间的相位差。在模拟锁相环中，相位检测器向模拟回路滤波器提供模拟输出，模拟回路滤波器继而向压控振荡器提供输入，压控振荡器通过保持振荡器的频率与参考信号之间的固定相位关系，使振荡器的频率跟踪参考信号。在数字锁相环中，时间数字转换器(TDC)可以用于确定来自频控振荡器的输出和参考信号之间的计时差。数字锁相环中的回路滤波器可以是数字回路滤波器。在一些数字锁相环中，可以使用数值控制振荡器。全数字锁相环包括用于确定相位差的数字检测器、数字回路滤波器和数值控制振荡器。锁相环中使用的TDC的分辨率和噪声特性在确定锁相环的性能特性时具有重要意义。现有技术的高性能锁相环中使用的时间数字转换器通常包括一连串延时元件(例如，门控环形振荡器，如C.-M.Hsu，M.Z.Straayer，and M.H.Perrott，“A Low-Noise Wide-BW 3.6-GHz Digital SDFractional-N Frequency Synthesizer With a Noise-ShapingTime-to-Digital Converter and QuantizationNoise Cancellation，”IEEEdournal of Solid-State Circuits，vol.43，no.12，pp.2776-2786，Dec.2008中所述)。在这种架构中，由于延时线的一元编码(温度计编码)
本质，对TDC的触发器(flip-flop)进行采样通常产生问题地弹(groundbounce)。为提供足够的动态范围，通过使用对TDC的相位封装(phasewrapping)进行计数的计数器来扩展TDC的动态范围。如果停止信号与计数器时钟一致，则相位信息可能损坏。此外，每个延时元件特性的良好匹配是避免延时匹配中的误差所必需的。负载容量和每个延时元件的激活部分均对延时匹配来说至关重要。获得足够良好的匹配以便从TDC获得低噪声特性是挑战性的。Zule Xu等人的Picosecond Resolution Time-to-Digital ConverterUsing Gm-C Integrator and SAR-ADC，IEEE Transactions onNuclearScience，vol.61，No.2，April 2014中公开了一种现有技术的包括连续近似寄存器模数转换器的时间数字转换器，但是该实现方式前景不佳，因为其消耗过多的功率且具有有限的动态范围(10MHz的转化率下消耗20mV且具有有限的动态范围)。需要一种解决上文提到的问题中的至少一部分问题的时间数字转换器。高性能锁相环的一个重要应用是调频连续波(FMCW)雷达。这种雷达设备的一个应用是车辆中的接近检测器，例如，用于保持距离障碍物的安全距离。在这样的应用中，必须产生频率相对于时间具有高线性变化的啁啾信号(因为检测到的返回信号的频率用于推测距离)。对于良好的距离分辨率而言，需要从啁啾发生器输出的频率的高精确度。此外，由于高频调谐范围和所要求的频率改变率，该应用具有挑战性。在锁相环中，通常在精度和改变率和/或动态范围之间存在折衷。已知的用于限制锁相环的输出噪声的策略(例如，限制锁相环的带宽)与大调谐范围和高啁啾速度的要求相冲突。需要一种能够克服上文提到的问题中的至少一部分问题的锁相环。
技术实现思路
根据本专利技术的第一方面，提供了一种时间数字转换器，包括：同步模块，配置为输出持续时间基于参考振荡信号与输入振荡信
号之间的时间差的电压脉冲；电荷泵，布置为接收电压脉冲并将电压脉冲转换为电流脉冲；包括积分器电容器的积分器，所述积分器配置为接收电流脉冲并将电流脉冲积分为积分器电容器上的电荷，得到积分器输出电压；以及连续近似寄存器，配置为通过调整积分器电容器上的电荷，使得经由连续近似将积分器输出电压降低至参考电压的最低有效位以内，来确定相对于参考电压的积分器输出电压，并且配置为输出确定的积分器输出电压作为数字信号。对电流/电荷域中积分的同步信号进行操作的连续近似寄存器模数转换器(SAR ADC)的使用提供一种要求低功率且具有低噪声、高分辨率和高带宽的时间数字转换器。这与现有技术的包括SAR ADC的时间数字转换器的实现不同，现有技术教导使用Gm-C转换器在电压域中操作。电荷泵可以配置为响应于电荷泵控制输入来改变电流脉冲的幅值。这通过允许改变SAR ADC的分辨率来允许更宽的动态范围。时间数字转换器可以配置为，在积分器输出电压已降低至参考电压的最低有效位以内并且连续近似寄存器已被重置之后，保持积分器电容器上的残留剩余电荷。保持该残留电荷(对应于残留电压)引起SAR ADC的量化级抖动，这有利地提供量化噪声整形。积分器可以包括跨导放大器。积分器电容器可以是第一积分器电容器，并且积分器还可以包括第二积分器电容器。第一积分器电容器可以连接至跨导放大器的非反相输入，并且第二积分器电容器连接至跨导放大器的反相输入。电荷泵可以包括第一和第二电流源，积分器配置为在第一积分器电容器上积分第一电流源的输出并在第二积分器电容器上积分第二电流源的输出。积分器的这种差分布置可以通过提供各噪声源的共模抑制来减少噪声。连续近似寄存器模数转换器可以包括数模转换器，所述模数转换
器在连接至积分器的输入时可操作为调整积分器电容器上的电荷。时间数字转换器可以包括第一开关和第二开关，所述第一开关可操作为将共模电压连接至数模转换器，所述第二开关可操作为将数模转换器连接至积分器的输入。数模转换器可以可操作为在转换周期结束时切换第一开关，然后切换第二开关，以重置数模转换器。该切换顺序可以避免SAR ADC与积分器电容器(或第一和第二积分器电容器)之间的电荷共享。当第二开关关断时，第一开关的切换提供第一开关通道电荷的低阻抗路径。可以提供共模反馈模块，以便对积分器的差分输出的共模电压进行采样。共模反馈模块可以调整第一和/或第二电流源中的一个的电流幅值，以消除积分器输出处的共模电压。这改善了电荷泵的电流源之间的匹配。时间数字转换器还可以包括比较器，所述比较器被配置为测试积分器的输出并基于积分器的输出提供比较器输出信号，控制逻辑模块被配置为接收比较器输出信号并基于比较器输出切换数模转换器的位。控制逻辑模块可以被配置为实现数模转换器的LSB(最低有效位)至MSB-1(最高有效位-1)的切换顺序，包括：切换当前位的状态，检查比较器输出信号，以及当比较器输出处于第一状态时，切换当前位和下一个位，或者当比较器输出处于第二状态时，保持当前位的值且切换下一个位；下一个位是从当前位起按照有效性降序的下一个位。第一状态可以是高比较器输出(例如，对应于正积分器电压输出)，并且第二状态可以是低比较器输出(例如，对应负积分器电压输出)。备选地，低输出可以是第一状态，高输出可以是第二状态。在更多的备本文档来自技高网...

【技术保护点】
一种锁相环，具有频控振荡器、反馈路径、时间数字转换器和存储器，其中：频控振荡器包括第一控制输入和第二控制输入，所述第一控制输入用于改变频控振荡器的输出信号的频率以跟踪参考频率，所述第二控制输入用于调制输出信号以产生啁啾；反馈路径配置为向时间数字转换器提供基于频控振荡器的输出信号的输入信号，并且包括可操作为从输出信号中移除由第二控制输入得到的频率调制的调制消除模块；存储器存储第二控制输入值，第二控制输入值中的每一个对应于期望的啁啾频率并补偿频控振荡器对第二控制输入的响应的非线性；以及其中，锁相环可操作在啁啾模式中，在所述啁啾模式中，通过基于存储器中存储的第二控制输入值，确定与期望啁啾频率相对应的针对第二控制输入的值，来产生第二控制输入，并且在所述啁啾模式中，锁相环配置为基于反馈路径确定第一控制输入，其中调制消除模块已从该反馈路径中移除了由第二控制输入得到的频率调制。

【技术特征摘要】
2015.02.17 EP 15155328.61.一种锁相环，具有频控振荡器、反馈路径、时间数字转换器和存储器，其中：频控振荡器包括第一控制输入和第二控制输入，所述第一控制输入用于改变频控振荡器的输出信号的频率以跟踪参考频率，所述第二控制输入用于调制输出信号以产生啁啾；反馈路径配置为向时间数字转换器提供基于频控振荡器的输出信号的输入信号，并且包括可操作为从输出信号中移除由第二控制输入得到的频率调制的调制消除模块；存储器存储第二控制输入值，第二控制输入值中的每一个对应于期望的啁啾频率并补偿频控振荡器对第二控制输入的响应的非线性；以及其中，锁相环可操作在啁啾模式中，在所述啁啾模式中，通过基于存储器中存储的第二控制输入值，确定与期望啁啾频率相对应的针对第二控制输入的值，来产生第二控制输入，并且在所述啁啾模式中，锁相环配置为基于反馈路径确定第一控制输入，其中调制消除模块已从该反馈路径中移除了由第二控制输入得到的频率调制。2.根据权利要求1所述的锁相环，其中锁相环包括：接收所述输出信号并向时间数字转换器输出所述输入信号的分频器；和控制分频器的操作的控制模块，其中所述控制模块包括用于n分频控制的sigma-delta调制器。3.根据权利要求2所述的锁相环，还包括：量化噪声消除模块，配置为接收基于时间数字转换器的输出的信号并减少控制模块中由量化产生的量化噪声。4.根据权利要求2或3所述的锁相环，其中调制消除模块包括所述分频器。5.根据前述任一项权利要求所述的锁相环，其中第二控制输入包括模拟输入。6.根据前述任一项权利要求所述的锁相环，其中第一控制输入
\t包括数字控制输入。7.根据前述任一项权利要求所述的锁相环，其中频控振荡器包括响应第一控制输入的切换式电容器可变电抗器和响应第二控制输入的模拟可变电抗器。8.根据权利...

【专利技术属性】
技术研发人员：内纳德·帕夫洛维克，弗拉季斯拉夫·季亚琴科，塔里克·萨里科，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL